就在英特尔和AMD还在为其各自的四核处理器相持不下的时候，IBM透露了其下一代POWER6处理器的部分技术细节。处理器大战进一步升级。
IBM透露POWER6主要技术特性
IBM公司的Brad McCredie博士在微处理器论坛上继续透露了POWER6方面的细节，他讨论了微架构的诸多一般特性，但没有透露诸多具体细节。可能要等到2007年国际固态电路大会（ISSCC，明年2月在美国旧金山召开）才会全面透露微架构。不过从已透露的细节来看，POWER6显然继承了前几代产品的许多特点，不过在其他方面也作了重大改进。
POWER6的目标是达到4GHz到5GHz的频率，采用IBM的65纳米绝缘硅（SOI）工艺、10层金属片而制造。与90纳米工艺相比，在一定的功率下，性能提高了30%，这主要是由于使用了应变硅技术。IBM的65纳米工艺提供了0.65微米的高性能SRAM单元和0.4微米的单元以提高密度。存储阵列单元使用了与逻辑元件相比较低的电压，以减少功耗。据大家所说，IBM非常注重POWER6的芯片设计，以此提高频率；而以前的设计却全面依赖自动化工具和逻辑设计。这有助于解决IBM为什么得以显著提高频率，但还是难以相信以前从未进行这样的优化。从竞争定位的角度来看，明明可以把性能提高2倍，却没有这么做，这似乎是不合理的。
与前两代产品一样，POWER6着重于系统架构事关重大的大系统环境。每个POWER6微处理器单元（MPU）作为2路单芯片多处理器（CMP）设计来实现，340平方毫米的一块芯片上集成了两个同步多线程处理器以及每个核心都有的专用二级高速缓存。至于高档型号，四个POWER6 MPU将封装在一个多芯片模块（MCM）内，另外还有四个三级全相联高速缓存（victim cache），每个大小是32MB。
POWER6有极高带宽可提供给处理器。在5GHz下，每个MPU都有300GB/s的带宽，大约80GB/s来自三级高速缓存、75GB/s来自内存、80GB/s来自MCM内总线、50GB/s来自远程处理器、20GB/s来自本地I/O。POWER6的带宽通常比POWER5+系统增加了一倍，这是由于频率提高、添加了一些新接口。POWE6的非核心功能其运行频率都是核心频率的一半，2GHz到2.5GHz之间；而各种POWER5+处理器的频率大约为0.8GHz到1.15GHz。
POWER6另外还有一个内存控制器和MCM内的结构线路，从而把I/O频率从CPU频率的三分之一提高到了二分之一。每个内存控制器使用IBM的第三代同步内存接口连接到内存。与全缓冲DIMM一样，这些共存内存接口（SMI）芯片能够配置更大的内存空间、使用不同类型的内存（通常是款式较老的DDR提供容量，或者较新的DDR2/3提供带宽）。内存控制器和三级高速缓存都有不同的地址和数据总线（地址总线在图1中没有显示出来），而互连结构和GX+ I/O总线复用寻址和数据总线。
POWER6的系统架构完全经过了重新设计，比前几代产品先进得多。用于大系统的POWER5使用两条单向环（uni-directional ring）实现MCM内通信，而MCM间通信通过二维网状结构来进行。如图2所示，POWER6则使用了两层架构和新的一致性协议进行配对。每个POWER6 MCM组成了一个“单元”，全连接网络中最多可以排列8个单元。新的系统架构拥有比较低、比较稳定的时延。虽然低时延对提高性能而言必不可少，但稳定时延大大方便了操作系统（特别是Linux）进行管理。就POWER6系统而言，有三级时延：MPU本地、MCM本地和远程。相比之下，在大尺寸的POWER5+系统中，远程读取可能需要经历1到4个MCM间中继段（hop）、0到2个MCM内中继段。图2显示了这一点，使用不同颜色表示不同的时延级别：蓝色表示本地MPU、淡紫色表示同一个MCM上的MPU，而绿色、棕黄色、橙色和红色分别代表1到4个中继段。基于单元的架构的另一个优点是，每一个节点可以从网上断开，而不影响其他节点，这提高了系统的可用性和可服务性。
从一开始，IBM设计的POWER6系统就具有极强的可配置性。通常每个周期传送8个字节的节点内总线可分成低端系统每个周期传送2个字节，而节点间总线也能每个周期传送4个字节。同样，两个集成的内存控制器每个周期都可以传送一半的字节，其中一个可以完全移除。外部的三级高速缓存是可选的，或者出现在MCM中，或者出现在外部配置中。IBM声称，所有这些选件旨在提供不同性价比的型号，以便更好地服务于客户。显然，有些工作负载可能根本无法放在高速缓存里面进行处理，客户可以订购功能精简的部件来节省费用。另一个因素可能是，IBM正试图通过重复使用遇到生产故障的设备来提高产量。譬如说，如果三级高速缓存不正确地接合到了MCM上，它可以作为“有价值的”产品重新封装。
阅读(765) | 评论(0) | 转发(0) |
