ARM处理器之MMU和Cache(转载)

本节首先从总体上介绍MMU、Cache和CPU核是如何协同工作的，后面两节分别讲解MMU和Cache的细节。三星公司的S3C2410是一种很常见的采用ARM920T的芯片，涉及到具体的芯片时我们以S3C2410为例。

ARM920T的MMU和Cache都集成在CP15协处理器中，MMU和Cache的联系非常密切，以下是CP15协处理器的寄存器列表（摘自[S3C2410用户手册]），和CPU核的r0到r15寄存器一样，协处理器寄存器也是用0到15来编号，在指令中用4个bit来表示寄存器编号，有些协处理器寄存器有影子寄存器，这种情况下对同一个编号的寄存器使用不同的选项读或者写实际上访问的是不同的寄存器，后文用到某个寄存器时会详细说明它的功能。

表 1. CP15协处理器的寄存器列表

 

对CP15协处理器的操作使用mcr和mrc两条协处理器指令，这两条指令的记法是从后往前看：mcr是把r（CPU核寄存器）中的数据传送到c（协处理器寄存器）中，mrc则是把c（协处理器寄存器）中的数据传送到r（CPU核寄存器）中。对CP15协处理器的所有操作都是通过CPU核寄存器和CP15寄存器之间交换数据来完成的。下图是协处理器的指令格式（摘自[S3C2410用户手册]）。

 

图 1. 协处理器指令格式

和其它ARM指令一样，Cond是条件码，bit 20是L位，表示该指令是读还是写，如果L=1就表示Load，从外面读到CPU核中，也就是mrc指令，如果L=0就表示Store，也就是mcr指令。[11:8]这四个位是协处理器编号，CP15的编号是15，因此是4个1。CRn是CP15寄存器编号，Rd是CPU核寄存器编号，各占4个位。对于CP15协处理器，规定opcode1应该为0，opcode2和CRm是指令的选项，具体含义取决于不同的寄存器。

虽然这里介绍了协处理器的寄存器编号和相关指令，但读者只需了解对协处理器是这样进行操作的就可以了，我们的重点是讲解MMU和Cache的基本概念，具体各种操作的指令该怎么写可以参考[S3C2410用户手册]。

MMU是如何把VA映射成PA的呢？好像是有一张VA转PA的表，给一个VA查表就可以查到PA，实际上并不是这么简单，通常要有一个多级的查表过程，对于ARM体系结构是两级查表，对于一些64位体系结构则需要更多级。看下面的图示。

 

图 2. Translation Table Walk

首先将32位的VA[3]分成三段，前两段[31:20]和[19:12]作为两次查表的索引，第三段[11:0]作为页内的偏移。查表的步骤如下：

1 CP15协处理器的TTB寄存器（看看表 1 “CP15协处理器的寄存器列表”中这是第几个寄存器？）中保存着第一级页表（Translation Table）的基地址，这个基地址指的是PA，也就是说页表是直接按这个地址存在物理内存中的。

2 以TTB中的内容为基地址，以VA[31:20]为索引在表中查出一项（想一下这个表中一共有多少项？），这个表项中保存着第二级页表（Coarse Page Table）的基地址，同样是物理地址，也就是说第二级页表也是直接按这个地址存在物理内存中的。

3 以VA[19:12]为索引在第二级页表中查出一项（想一下这个表中一共有多少项？），这个表项中就保存着物理页面的基地址，先前我们说虚拟内存管理是以页为单位的，一个虚拟内存的页映射到一个物理内存的页框，从这里就可以得到印证，因为查表是以页为单位来查的。

4 有了物理页面的基地址之后，加上VA[11:0]这个偏移量就可以取出相应地址上的数据（想一下一个页是多少字节？）。

这个过程称为Translation Table Walk，Walk这个词用得非常形象。从TTB走到一级页表，又走到二级页表，又走到物理页面，一次寻址其实是三次访问物理内存。注意这个“走”的过程完全是硬件做的，每次CPU寻址时MMU就自动完成以上四步，不需要编写指令指示MMU去做，前提是操作系统要维护页表项的正确性，每次分配内存时填写相应的页表项，每次释放内存时清除相应的页表项，在必要的时候分配或释放整个页表。

有了以上基本概念，我们来看CPU访问内存时的硬件操作顺序（摘自[ARM参考手册]）。

 

图 3 CPU访问内存时的硬件操作顺序

我们以CPU读内存为例解释一下图中的步骤，各步骤在图中有对应的标号。

1 CPU核（图中的“ARM”框）发出VA请求读数据，TLB（Translation Lookaside Buffer）接收到该地址。TLB是MMU中的一块高速缓存（也是一种Cache），它缓存最近查找过的VA对应的页表项，如果TLB里缓存了当前VA的页表项就不必做Translation Table Walk了，否则去物理内存中读出页表项保存在TLB中，TLB缓存可以减少访问物理内存的次数。

2 页表项中不仅保存着物理页面的基地址，还保存着权限位和是否允许Cache的标志。MMU首先检查权限位，如果没有访问权限，就引发一个异常给CPU核。然后检查是否允许Cache，如果允许Cache就启用Cache和CPU核互操作，图中的“C, B bits”可以理解为选通线，后面再详细解释这两个位的作用。

3 如果不允许Cache，则直接发出PA从物理内存中读取数据到CPU核。

4 如果允许Cache，则以VA为索引到Cache中查找是否缓存了要读取的数据，如果Cache中已经缓存了该数据（称为Cache Hit）则直接返回给CPU核，如果Cache中没有缓存该数据（称为Cache Miss），则发出PA从物理内存中读取数据并缓存到Cache中，同时返回给CPU核。然而Cache并不是只取CPU核所要的数据，而是把相邻的数据都取上来缓存，这称为一个Cache Line。ARM920T的Cache Line是32字节，例如CPU核要读取地址0x134-0x137的4字节数据，Cache会把地址0x120-0x13f（对齐到32字节地址边界）的32字节都取上来缓存。