Chinaunix首页 | 论坛 | 博客
  • 博客访问: 99161
  • 博文数量: 25
  • 博客积分: 0
  • 博客等级: 民兵
  • 技术积分: 31
  • 用 户 组: 普通用户
  • 注册时间: 2016-08-31 16:47
文章分类
文章存档

2018年(2)

2017年(13)

2016年(10)

我的朋友

分类: 嵌入式

2017-04-02 23:50:35

CM3 内核支持 256 个中断,其中包含了 16 个内核中断和 240 个外部中断,并且具有 256级的可编程中断设置。但 STM32 并没有使用 CM3 内核的全部东西,而是只用了它的一部分。STM32 有 84 个中断,包括 16 个内核中断和 68 个可屏蔽中断,具有 16 级可编程的中断优先级。而我们常用的就是这 68 个可屏蔽中断,但是 STM32 的 68 个可屏蔽中断,在 STM32F103 系列上面,又只有 60 个(在 107 系列才有 68 个)。

在 MDK 内,与 NVIC 相关的寄存器,MDK 为其定义了如下的结构体:

点击(此处)折叠或打开

  1.   typedef struct
  2.   {
  3.   vu32 ISER[2];
  4.   u32 RESERVED0[30];
  5.   vu32 ICER[2];
  6.   u32 RSERVED1[30];
  7.   vu32 ISPR[2];
  8.   u32 RESERVED2[30];
  9.   vu32 ICPR[2];
  10.   u32 RESERVED3[30];
  11.   vu32 IABR[2];
  12.   u32 RESERVED4[62];
  13.   vu32 IPR[15];
  14.   } NVIC_TypeDef;

STM32 的中断在这些寄存器的控制下有序的执行的。只有了解这些中断寄存器,才能了解STM32 的中断。下面简要介绍这几个寄存器:

ISER[2]ISER 全称是:Interrupt Set-Enable Registers,这是一个中断使能寄存器组。上面说了 STM32F103 的可屏蔽中断只有 60 个,这里用了 个 32 位的寄存器,总共可以表示 64 个中断。而 STM32F103 只用了其中的前 60 位。 ISER[0]的 bit0~bit31 分别对应中断 0~31。 ISER[1]的 bit0~27 对应中断 32~59;这样总共 60 个中断就分别对应上了。你要使能某个中断,必须设置相应的 ISER 位为 1,使该中断被使能(这里仅仅是使能,还要配合中断分组、屏蔽、IO 口映射等设置才算是一个完整的中断设置)。具体每一位对应哪个中断,请参考 stm32f10x_nvic..h 里面的第 36 行处。

ICER[2]:全称是: Interrupt Clear-Enable Registers,是一个中断除能寄存器组。该寄存器组与 ISER 的作用恰好相反,是用来清除某个中断的使能的。其对应位的功能,也和 ICER 一样。这里要专门设置一个 ICER 来清除中断位,而不是向 ISER 写 来清除,是因为 NVIC 的这些寄存器都是写 有效的,写 是无效的。

ISPR[2]:全称是:Interrupt Set-Pending Registers,是一个中断挂起控制寄存器组。每个位对应的中断和 ISER 是一样的。通过置 1,可以将正在进行的中断挂起,而执行同级或更高级别的中断。写 是无效的。

ICPR[2]全称是:Interrupt Clear-Pending Registers,是一个中断解挂控制寄存器组。其作用与 ISPR 相反,对应位也和 ISER 是一样的。通过设置 1,可以将挂起的中断接挂。写 无效。

IABR[2]全称是:Interrupt  Active Bit Registers,是一个中断激活标志位寄存器组。这是一个只读寄存器,通过它可以知道当前在执行的中断是哪一个。在中断执行完了由硬件自动清零。对应位所代表的中断和 ISER 一样,如果为 1,则表示该位所对应的中断正在被执行。

IPR[15]:全称是:Interrupt Priority Registers,是一个中断优先级控制的寄存器组。这个寄存器组相当重要! STM32 的中断分组与这个寄存器组密切相关。因为 STM32 的中断多达 60 多个,所以 STM32 采用中断分组的办法来确定中断的优先级。 IPR 寄存器组由 15 个 32bit 的寄存器组成,每个可屏蔽中断占用 8bit,这样总共可以表示 15*4=60 个可屏蔽中断。刚好和 STM32的可屏蔽中断数相等。IPR[0][31~24][23~16][15~8][7~0]分别对应中断 3~0,依次类推,总共对应 60 个外部中断。而每个可屏蔽中断占用的 8bit 并没有全部使用,而是  只用了高 这 位,又分为抢占优先级和子优先级。抢占优先级在前,子优先级在后。而这两个优先级各占几个位又要根据 SCB->AIRCR 中的中断断分组设置来决定。

这里简单介绍一下 STM32 的中断分组:STM32 将中断分为 个组,组 0~4。该分组的设置是由 SCB->AIRCR 寄存器的 bit10~8 来定义的。具体的分配关系如表


通过这个表,我们就可以清楚的看到组 0~4 对应的配置关系,例如组设置为 3,那么此时所有的 60 个中断,每个中断的中断优先寄存器的高四位中的最高 位是抢占优先级,低 位是响应优先级。每个中断,你可以设置抢占优先级为 0~7,响应优先级为 或 0。抢占优先级的级别高于响应优先级。而数值越小所代表的优先级就越高。

这里需要注意两点:第一,如果两个中断的抢占优先级和响应优先级都是一样的话,则看哪个中断先发生就先执行;第二,高优先级的抢占优先级是可以打断正在进行的低抢占优先级中断的。而抢占优先级相同的中断,高优先级的响应优先级不可以打断低响应优先级的中断。

使用库函数实现以上中断分组设置以及中断优先级管理,使得我们以后的中断设置简单化。NVIC 中断管理函数主要在 misc.c 文件里面。

首先是中断优先级分组函数 NVIC_PriorityGroupConfig,这个函数的作用是对中断的优先级进行分组,这个函数在系统中只能被调用一次,一旦分组确定就最好不要更改。

比如我们设置整个系统的中断优先级分组值为 2(2 位抢占优先级,位响应优先级”),那么方法是:NVIC_PriorityGroupConfig(NVIC_PriorityGroup_2);

设置好了系统中断分组,那么对于每个中断又怎么确定他的抢占优先级和响应优先级呢?下面一个重要的函数为中断初始化函数 NVIC_Init,其函数申明为:

void NVIC_Init(NVIC_InitTypeDef* NVIC_InitStruct)

其中 NVIC_InitTypeDef 是一个结构体,可以看看结构体的成员变量:

点击(此处)折叠或打开

  1.    typedef struct
  2.    {
  3.      uint8_t NVIC_IRQChannel; //定义初始化的是哪个中断,这个我们可以在 stm32f10x.h 中找到每个中断对应的名字。例如 USART1_IRQn。
  4.      uint8_t NVIC_IRQChannelPreemptionPriority; //定义这个中断的抢占优先级别。
  5.      uint8_t NVIC_IRQChannelSubPriority; //定义这个中断的子优先级别。
  6.      FunctionalState NVIC_IRQChannelCmd; //该中断是否使能。
  7.    } NVIC_InitTypeDef;

比如我们要使能串口 的中断,同时设置抢占优先级为 1,子优先级位 2,初始化的方法是:

点击(此处)折叠或打开

  1.    USART_InitTypeDef USART_InitStructure;
  2.    NVIC_InitStructure.NVIC_IRQChannel = USART1_IRQn;//串口 1 中断
  3.    NVIC_InitStructure.NVIC_IRQChannelPreemptionPriority=1 ;// 抢占优先级为 1
  4.    NVIC_InitStructure.NVIC_IRQChannelSubPriority = 2;// 子优先级位 2
  5.    NVIC_InitStructure.NVIC_IRQChannelCmd = ENABLE; //IRQ 通道使能
  6.    NVIC_Init(&NVIC_InitStructure);

阅读(1499) | 评论(0) | 转发(0) |
给主人留下些什么吧!~~