Chinaunix首页 | 论坛 | 博客
  • 博客访问: 223806
  • 博文数量: 57
  • 博客积分: 0
  • 博客等级: 民兵
  • 技术积分: 102
  • 用 户 组: 普通用户
  • 注册时间: 2015-11-27 15:26
个人简介

自己学习总结,学会总结分享

文章分类

全部博文(57)

文章存档

2016年(49)

2015年(8)

分类: 嵌入式

2016-03-02 10:04:31

前言:
    不同公司,不同等级的ARM架构也是有许多共同的地方,因此以最为广泛使用的2440为实例讲解。

一,PLL
    S3C2440 CPU主频可达400MHz,开发板上的外接晶振为12M,通过时钟控制逻辑的PLL(phase locked loop,锁相环电路)来倍频这个系统时钟。2440有两个PLL(phase locked loop)一个是MPLL,一个是UPLL。UPLL专用于USB设备,常用频率为48MHz96MHz。MPLL用于CPU及其他外围器件,用于产生FCLK, HCLK, PCLK三种频率,上电时,PLL并没有被启动,FCLK=Fin=12MHz,若要提高系统时钟,需要软件来启动PLL。

    1,FCLKCPU提供的时钟信号。 

    2,HCLK是为AHB总线提供的时钟信号, Advanced High-performance Bus,主要用于高速外设,比如内存控制器,中断控制器,LCD控制器, DMA 等。 

    3,PCLK是为APB总线提供的时钟信号,Advanced Peripherals Bus,主要用于低速外设,比如看门狗,UART控制器, IIS, I2C, SDI/MMC, GPIO,RTC and SPI等。

二,参考文件
1,http://blog.csdn.net/heqiuya/article/details/8021655
2,

阅读(1218) | 评论(0) | 转发(0) |
给主人留下些什么吧!~~