Chinaunix首页 | 论坛 | 博客
  • 博客访问: 759842
  • 博文数量: 478
  • 博客积分: 0
  • 博客等级: 民兵
  • 技术积分: 4831
  • 用 户 组: 普通用户
  • 注册时间: 2014-06-28 11:12
文章分类

全部博文(478)

文章存档

2019年(1)

2018年(27)

2017年(21)

2016年(171)

2015年(258)

我的朋友

分类: Android平台

2016-08-29 17:03:31

ARM寄存器
一、ARM工作状态下的寄存器组织

ARM微处理器共有37个32位寄存器,其中31个为通用寄存器6个位状态寄存器。但是这些寄存器不能被同时访问,具体哪些寄存器是可以访问的,取决ARM处理器的工作状态及具体的运行模式。但在任何时候,通用寄存器R14~R0、程序计数器PC(即R15)、一个状态寄存器都是可访问的。

通用寄存器

通用寄存器包括R0~R15,可以分为3类:

(1)未分组寄存器R0~R7
(2)分组寄存器R8~R14
(3)程序计数器PC(R15)

1.未分组寄存器R0~R7
在所有运行模式下,未分组寄存器都指向同一个物理寄存器,它们未被系统用作特殊的用途.因此在中断或异常处理进行运行模式转换时,由于不同的处理器运行模式均使用相同的物理寄存器,所以可能造成寄存器中数据的破坏.
2.分组寄存器R8~R14
对于分组寄存器,它们每一次所访问的物理寄存器都与当前处理器的运行模式有关.对于R8~R12来说,每个寄存器对应2个不同的物理寄存器,当使用FIQ(快速中断模式)时,访问寄存器R8_fiq~R12_fiq;当使用除FIQ模式以外的其他模式时,访问寄存器R8_usr~R12_usr.
对于R13,R14来说,每个寄存器对应6个不同的物理寄存器,其中一个是用户模式与系统模式共用,另外5个物理寄存器对应其他5种不同的运行模式,并采用以下记号来区分不同的物理寄存器:
R13_
R14_
其中mode可为:usr,fiq,irq,svc,abt,und.
寄存器R13在ARM指令中常用作堆栈指针SP,但这只是一种习惯用法,用户也可使用其他的寄存器作为堆栈指针,而在Thumb指令集中,某些指令强制性的要求使用R13作为堆栈指针.

由于处理器的每种运行模式均有自己独立的物理寄存器R13,在用户应用程序的初始化部分,一般都要初始化每种模式下的R13,使其指向该运行模式的栈空间。这样,当程序的运行进入异常模式时,可以将需要保护的寄存器放入R13所指向的堆栈,而当程序从异常模式返回时,则从对应的堆栈中恢复,采用这种方式使异常处理程序不会破坏被其中断程序的运行现场,可以保证异常发生后程序的正常执行
R14称为子程序链接寄存器LR(Link Register),当执行子程序调用指令(BL)时,R14可得到R15(程序计数器PC)的备份.

在每一种运行模式下,都可用R14保存子程序的返回地址,当用BL或BLX指令调用子程序时,将PC的当前值复制给R14,执行完子程序后,又将R14的值复制回PC,即可完成子程序的调用返回。

当异常中断发生时,该异常模式特定的物理R14被设置成该异常模式将要返回的地址,对于有些异常模式,R14的值可能与将返回的地址有一个常数的偏移量。具体的返回方式与子程序返回方式基本相同。

执行以下任意一条指令:

MOV PC, LR
BX LR
在子程序入口处使用以下指令将R14存入堆栈:
STMFD SP!,{,LR}
对应的,使用以下指令可以完成子程序返回:
LDMFD SP!,{,PC}
R14也可作为通用寄存器。
3,程序计数器PC(R15)
寄存器R15用作程序计数器(PC),在ARM状态下,位[1:0]为0,位[31:2]用于保存PC,在Thumb状态下,位[0]为0,位[31:1]用于保存PC.
由于ARM体系结构采用了多级流水线技术,对于ARM指令集而言,PC总是指向当前指令的下两条指令的地址,即PC的值为当前指令的地址值加8个字节程序状态寄存器

4,寄存器R16
寄存器R16用作CPSR(CurrentProgram Status Register,当前程序状态寄存器),CPSR可在任何运行模式下被访问,它包括条件标志位、中断禁止位、当前处理器模式标志位,以及其他一些相关的控制和状态位。
每一种运行模式下又都有一个专用的物理状态寄存器,称为SPSR(Saved Program Status Register,备份的程序状态寄存器),当异常发生时,SPSR用于保存CPSR的当前值,从异常退出时则可由SPSR来恢复CPSR。
由于用户模式和系统模式不属于异常模式,它们没有SPSR,当在这两种模式下访问SPSR,结果是未知的

 

二、Thumb工作状态下的寄存器组织
       Thumb状态下的寄存器集是ARM状态下寄存器集的一个子集,程序可以直接访问8个通用寄存器(R7~R0)、程序计数器(PC)、堆栈指针(SP)、 连接寄存器(LR)和CPSR。同时,在每一种特权模式下都有一组SP、LR和SPSR。Thumb状态下的寄存器组织与ARM状态下的寄存器组织的关系:
       ─ Thumb状态下和ARM状态下的R0~R7是相同的。
       ─ Thumb状态下和ARM状态下的CPSR和所有的SPSR是相同的。
       ─ Thumb状态下的SP对应于ARM状态下的R13。
       ─ Thumb状态下的LR对应于ARM状态下的R14。
       ─ Thumb状态下的程序计数器对应于ARM状态下R15

 

 

访问THUMB状态下的高位寄存器(Hi-registers):
       在Thumb状态下,高位寄存器R8~R15并不是标准寄存器集的一部分,但可使用汇编语言程序受限制的访问这些寄存器,将其用作快速的暂存器。使用带特 殊变量的MOV指令,数据可以在低位寄存器和高位寄存器之间进行传送;高位寄存器的值可以使用CMP和ADD指令进行比较或加上低位寄存器中的值。

  
ARM体系结构包含1个当前程序状态寄存器(CPSR:current program status register)和5个备份的程序状态寄存器(SPSRs),使用MSR和MRS指令来设备和读取这些寄存器.备份的程序状态寄存器用来进行异常处理,其功能包括:
      ─ 保存ALU中的当前操作信息
      ─ 控制允许和禁止中断
      ─ 设置处理器的运行模式
当前处理器状态寄存器(CPSR)保持有关于当前处理器状态的信息,其他5个保存的程序状态寄存器具(SPSR),每个特权模式都有一个,持有完成在这个模式下的例外处理器必须返回的关于状态的信息.
1.条件码标志(Condition Code Flags)
       N、Z、C、V均为条件码标志位。它们的内容可被算术或逻辑运算的结果所改变,并且可以决定某条指令是否被执行。
       在ARM状态下,绝大多数的指令都是有条件执行的。
       在Thumb状态下,仅有分支指令是有条件执行的。
 N  Negative        如果结果是负数则置位   Z  Zero            如果结果是零则置位   C  Carry           如果发生进位则置位   V  oVerflow        如果发生溢出则置位   I  IRQ             中断禁用   F  FIQ             快速中断禁用
 T  工作状态位,1为Thumb;0为ARM

2.控制位
PSR的低8位(包括I,F,T和M[4:0])称为控制位,当发生异常时这些位可以被改变,如果处理器运行特权模式,这些位也可以由程序修改.
(1)中断禁止位I,F
I=1 禁止IRQ中断
F=1 禁止FIQ中断
每一种运行模式下又都有一个专用的物理状态寄存器称为SPSR(Saved Program Status Register,备份的程序状态寄存器)当异常发生时,SPSR可以保存CPSR的当前值,从异常退出时则可由SPSR来恢复CPSR.
由于用户模式和系统模式不属于异常模式,它们没有SPSR当在这两种模式下访问SPSR时结果是未知的
Thumb状态下程序可以直接访问8个通用寄存器(R0~R7),程序计数器(PC),堆栈指针(SP:StackPointer),链接寄存器(LP:Link Register)和CPSR,同时在每一种特权模式下都有一组SP,LR和SPSR.
ARM指令导址方式
1.立即寻址(立即数寻址)
ADD R0,R0,#1 //R0<-R0+1
ADD R0,R0,#0x31 //R0<-R0+0x3f
立即数以"#"为前缀,对于以十六进制表示的立即数,还要求在"#"后加上"0x"前缀
2.寄存器寻址
ADD R0,R1,R2 //R0<-R1+R2
3.寄存器间接寻址
ADD R0,R1,[R2] //R0<-R1+[R2]
LDR R0,[R1]      //R0<-[R1]
STR R0,[R1] //[R1]<-R0
4.基址变址寻址
LDR R0,[R1,#4] //R0<-[R1+4]
LDR R0,[R1,#4]! //R0<-[R1+4],R1<-R1+4
LDR R0,[R1,R2] //R0<-[R1+R2]
5.多寄存器寻址
LDMIA R0,[R1,R2,R3,R4] //R1<-[R0],R2<-[R0+4],R3<-[R0+8],R4<-[R0+12]
6.相对寻址
BL NEXT //跳转到子程序NEXT处执行
......
NEXT 
....
MOV PC,LR //从子程序返回
 
S1 和 S0 是处理器模式标志:

M4 M3 M2 M1 M0     模式

1    0    0    0    0    USR - 用户模式
1    0    0    0    1    FIQ - 快速中断模式
1    0    0    1    0    IRQ - 中断模式
1    0    0    1    1    SVC - 超级用户模式
1    0    1    1    1    ABT - 中止
1    1    0    1    1    und - 未定义
1    1    1    1    1    SYS - 系统模式
 

何时近入到异常模式

1 复位进入管理模式,操作系统内核通常处于此种模式

2访问失败则进入中止模式

3 遇到不支持的指令时,进入未定义

4中断模式与快速中断模式分别对ARM外理器2种不同等级别的中断响应

特权模式可以访问所有内部资源

用户模式与作系统模式不能由异常进入必须通过修改CPSR才能实现。

默认模式是ARM模式,因为复位也是一种异常中断

用来管理你的任务。操作系统中的任务切换。自动进入。例如:只要有中断就可以进入中断模式。

 由于用户模式和系统模式不是异常中断模式,所以它们没有SPSR。当在用户模式或系统模式中 访问SPSR,将会产生不可预知的结果。


阅读(484) | 评论(0) | 转发(0) |
给主人留下些什么吧!~~