Chinaunix首页 | 论坛 | 博客
  • 博客访问: 690676
  • 博文数量: 478
  • 博客积分: 0
  • 博客等级: 民兵
  • 技术积分: 4826
  • 用 户 组: 普通用户
  • 注册时间: 2014-06-28 11:12
  • 认证徽章:
文章分类

全部博文(478)

文章存档

2019年(1)

2018年(27)

2017年(21)

2016年(171)

2015年(258)

我的朋友

分类: Android平台

2016-07-29 14:31:12

 

i2c 协议解析

 12625人阅读 评论(0) 收藏 举报
 分类:
 
硬件原理(6) 

1、基本概念

      主机            初始化发送,产生时钟信号和终止发送的器件

      从机            被主机寻址的器件

      发送器        发送数据到总线的器件

      接收器        从总线接收数据的器件

      多主机        同时有多于一个主机尝试控制总线 但不破坏报文

      仲裁           是一个在有多个主机同时尝试控制总线,但只允许其中一个控制总线并使报文不被破坏的过程

      同步           两个或多个器件同步时钟信号的过程

2、硬件结构

每一个I2C总线器件内部的SDA、SCL引脚电路结构都是一样的,引脚的输出驱动与输入缓冲连在一起。其中输出为漏极开路的场效应管、输入缓冲为一只高输入阻抗的同相器。这种电路具有两个特点:

(1)由于 SDA、SCL 为漏极开路结构,借助于外部的上拉电阻实现了信号的“线与”逻辑; 
(2)引脚在输出信号的同时还将引脚上的电平进行检测,检测是否与刚才输出一致。为 “时钟同步”和“总线仲裁”提供硬件基础。

3、时钟同步

如果从机希望主机降低传送速度可以通过将SCL主动拉低延长其低电平时间的方法来通知主机,当主机在准备下一次传送发现SCL的电平被拉低时就进行等待,直至从机完成操作并释放SCL线的控制控制权。这样以来,主机实际上受到从机的时钟同步控制。可见SCL线上的低电平是由时钟低电平最长的器件决定;高电平的时间由高电平时间最短的器件决定。这就是时钟同步,它解决了I2C总线的速度同步问题。

4、主机发送数据流程

(1)主机在检测到总线为“空闲状态”(即 SDA、SCL 线均为高电平)时,发送一个启动信号“S”,开始一次通信的开始

(2)主机接着发送一个命令字节。该字节由 7 位的外围器件地址和 1 位读写控制位 R/W组成(此时 R/W=0)

(3)相对应的从机收到命令字节后向主机回馈应答信号 ACK(ACK=0)

(4)主机收到从机的应答信号后开始发送第一个字节的数据

(5)从机收到数据后返回一个应答信号 ACK

(6)主机收到应答信号后再发送下一个数据字节

(7)当主机发送最后一个数据字节并收到从机的 ACK 后,通过向从机发送一个停止信号P结束本次通信并释放总线。从机收到P信号后也退出与主机之间的通信

注意:①主机通过发送地址码与对应的从机建立了通信关系,而挂接在总线上的其它从机虽然同时也收到了地址码,但因为与其自身的地址不相符合,因此提前退出与主机的通信;②主机的一次发送通信,其发送的数据数量不受限制。主机是通过 P 信号通知发送的结束,从机收到 P 信号后退出本次通信;③主机的每一次发送后都是通过从机的 ACK 信号了解从机的接收状况,如果应答错误则重发。

5、主机接收数据流程

(1)主机发送启动信号后,接着发送命令字节(其中 R/W=1)

(2)对应的从机收到地址字节后,返回一个应答信号并向主机发送数据

(3)主机收到数据后向从机反馈一个应答信号

(4)从机收到应答信号后再向主机发送下一个数据 

(5)当主机完成接收数据后,向从机发送一个“非应答信号(ACK=1)”,从机收到ASK=1 的非应答信号后便停止发送

(6)主机发送非应答信号后,再发送一个停止信号,释放总线结束通信

注意:主机所接收数据的数量是由主机自身决定,当发送“非应答信号/A”时从机便结束传送并释放总线(非应答信号的两个作用:前一个数据接收成功,停止从机的再次发送)。

6、总线死锁原因分析

I2C总线写操作过程中,主机在产生启动信号后控制SCL产生8个时钟脉冲,然后拉低SCL信号为低电平,在这个时候,从机输出应答信号,将SDA信号拉为低电平。如果这个时候主机异常复位,SCL就会被释放为高电平。此时,如果从机没有复位,就会继续I2C的应答,将SDA一直拉为低电平,直到SCL变为低电平,才会结束应答信号。而对于主机来说,复位后检测SCL和SDA信号,如果发现SDA信号为低电平,则会认为I2C总线被占用,会一直等待SCL和SDA信号变为高电平。这样,主机等待从机释放SDA信号,而同时从机又在等待主机将SCL信号拉低以释放应答信号,两者相互等待,I2C总线进人一种死锁状态。同样,当I2C进行读操作时,从机应答后输出数据,如果在这个时刻主机异常复位而此时从机输出的数据位正好为0,也会导致I2C总线进入死锁状态。

解决方案通常有如下几种:

(1)将从机的电源设计为可控,当发生总线死锁的时将从机复位

(2)可以在从机的程序中加入监测功能,如果总线长时间被拉低则释放对总线的控制

(3)在主机中增加I2C总线恢复程序。每次主机复位后,如果检测到SDA被拉低,则控制SCL产生<=9个时钟脉冲(针对8位数据的情况),每发送一个时钟脉冲就检测SDA是否被释放,如果SDA已经被释放就再模拟产生一个停止信号,这样从机就可以完成被挂起的读写操作,从死锁状态中恢复过来。这种方法有一定的局限性,因为大部分主机的I2C模块由内置的硬件电路来实现,软件并不能够直接控制SCL信号模拟产生需要时钟脉冲

7、处理器的I2C模块会在如下所述的情况产生中断信号

      RX_UNDER    当处理器通过IC_DATA_CMD寄存器读取接收缓冲器为空时置位

      RX_OVER      当接收缓冲器被填满,而且还有数据从外设发送过来时被置位;缓冲器被填满后接收的数据将会丢失

      RX_FULL       当接收缓冲器达到或者超过IC_RX_TL寄存器中规定的阈值时被置位;当数据低于阈值时标志位将被自动清除

      TX_OVER      当发送缓冲器被填满,而且处理器试图发送另外的命令写IC_DATA_CMD寄存器时被置位

      TX_EMPTY    当发送缓冲器等于或者低于IC_TX_TL寄存器中规定的阈值时被置位;当数据高于阈值时标志位将被自动清除

      RD_REQ        当i2c模块作为从机时并且另外的主机试图从本模块读取数据时被置位

      TX_ABRT       当i2c模块无法完成处理器下达的命令时被置位,有如下几种原因:

                              * 发送地址字节后没有从机应答

                              * 地址识别成功后主机发送的数据从机没有应答

                              * 当i2c模块只能作为从机时试图发送主机命令

                              * 当模块的RESTART功能被关闭,而处理试图完成的功能必须要RESTART功能开启才能完成

                              * 高速模块主机代码被应答

                              * START BYTE被应答

                              * 模块仲裁失败

                              无论标志位什么时候被置位,发送缓冲器和接收缓冲器的内容都会被刷新

      RX_DONE      当i2c模块作为从机发送数据时,如果主机没有应答则置位;这种情况发生在i2c模块发送最后一个字节数据时,表明传输结束

      ACTIVITY       表明i2c模块正在活动,这个标志位将会一直保持直到用以下4种方式清除:

                              * 关闭i2c

                              * 读取IC_CLR_ACTIVITY寄存器

                              * 读取IC_CLR_INTR寄存器

                              * 系统重启

                              即使i2c模块是空闲的,这个标志仍然需要被置位直到被清除,因为这表明i2c总线上有数据正在传输

      STOP_DET     表明i2c总线上产生了STOP信号,无论模块作为主机还是从机

      START_DET   表明i2c总线上产生了START信号,无论模块作为主机还是从机


阅读(412) | 评论(0) | 转发(0) |
给主人留下些什么吧!~~
评论热议
请登录后评论。

登录 注册