Chinaunix首页 | 论坛 | 博客
  • 博客访问: 96953
  • 博文数量: 60
  • 博客积分: 0
  • 博客等级: 民兵
  • 技术积分: 651
  • 用 户 组: 普通用户
  • 注册时间: 2013-07-03 10:45
文章分类
文章存档

2014年(11)

2013年(49)

我的朋友

分类: IT业界

2013-11-27 16:28:32

 现在以ARM7TDMI核的总线周期为例,介绍ARM处理器的总线信号和总线时序。

 1、A[31:0] (address) : 32位地址总线,地址总线的相关控制信号是ABE, ALE和APE。

 2、ABE(address bus enable):当它为低电平时禁止总线驱动,使地址总线进人高阻状态。

 3、ALE(address latch enable):当该信号为低电平时,锁存地址总线以及其他信号。这个信号能使处理器向下兼容。对于新设计,如果需要重新定义地址线,则推荐使用APE,并将ALE接高电平。

 4、APE ( address pipe line enable): APE为高电平时地址总线、LOCK、MAS[1:0]、nRW、nOPC和nTRANS信号工作在流水线方式;当APE为低电平时,这些信号工作在非流水线方式。

 5、MCLK(memory clock input): MCLK是ARM7TDMI的主时钟信号,用于所有存储器访问和处理器操作。它由两个阶段构成,第1阶段是低电平,第2阶段是高电平。

 6、nWAIT(not wait):当它为低电平时,处理器将其读写时间延长几个MCLK周期,这对访问低速存储器或外围设备有用。在内部,nWAIT与MCLK进行逻辑“与”,仅在MCLK为低时改变信号值。

 7、ECLK(external clock output):在正常操作中,它只是可选用nWAIT延展的MCLK,从内核输出。当内核正在城娜试时,内核强制使用调试时钟(Debug Clock,DCLK)直至调试结束。DCLK由JTAG的时钟信号TCK内部产生。

 8、nRESET( not reset):用于从已知的地址启动处理器。该信号为低电平将造成正在执行的指令非正常中止,这个信号保持为低电平的状态必须至少持续2个时钟周期,同时nWAIT保持为高。

 9、nMREQ( not memory request):请求存储器访问信号,低电平有效。

 10、SEQ(quential address):顺序地址信号,当下一个存储器周期的地址与上一次存储器访问的地址紧密相关时,SEQ为高。与低位地址线配合,它就能指示下一个周期可以使用快速存储器模式(例如DRAM页模式),或用于旁路地址转换系统。

 11、nOP以not op-code fetch):它为低电平时表明处理器正在从存储器取指令。

 12、D[31:0](data bus):用于处理器与外部存储器之间的数据传送。在读周期,输入数据必须在MCLK的下降沿有效。在写周期,在MCLK的下降沿之前输出数据保持有效。文章由供应商小编原创,转载请注明文章来源出处,谢谢合作!

阅读(517) | 评论(0) | 转发(0) |
给主人留下些什么吧!~~