Cache是位于主存储器和CPU之间的一块高速存储器。它存放了CPU最近使用的取自主存储器的指令和数据的副本。按照程序局部性原理，CPU稳定运行时，95%以上的指令和数据可以从Cache获得，仅当Cache访问失败时才去访问主存储器。这样，含有Cache的处理器的加权平均访问存储器速度大大高于无Cache的处理器。
ARM处理器均带有Cache或者可以将片内存储器配!成Cache。当然，在不需要时也可以通过配里操作关闭Cache,
ARM核可以采用两种总线结构:冯·诺伊曼结构和哈佛结构，这取决于内核与主存之间的总线是否将指令通道和数据通道分离。由此导致ARM有两种不同的Cache设计，即统一Cache和分离Cache。在冯·诺伊曼结构的ARM处理器中采用统一Cache，例如基于ARM7TDMI核的S3 C44BOX处理器;在哈佛结构的ARM处理器中采用分离Cache，例如基于ARM920T核的S3 C2410X。
文章由小编原创，转载请注明文章来源出处，谢谢合作！
阅读(555) | 评论(0) | 转发(0) |
