Chinaunix首页 | 论坛 | 博客
  • 博客访问: 228156
  • 博文数量: 63
  • 博客积分: 0
  • 博客等级: 民兵
  • 技术积分: 16
  • 用 户 组: 普通用户
  • 注册时间: 2014-03-29 21:37
文章分类

全部博文(63)

文章存档

2017年(3)

2016年(3)

2014年(57)

我的朋友

分类: LINUX

2014-04-01 12:26:40

S3C6410芯片揭密之三 S3C6410 引脚信号描述引脚信号描述

1.3 S3C6410 引脚信号描述引脚信号描述
                      引脚信号描述引脚信号描述

下面根据S3C6410 引脚所能实现的不同功能来进行分类描述。 

      
      

     1.1.外部存储器接口外部存储器接口  
     11..外部存储器接口外部存储器接口  

     S3C6410 共享存储器端口 (SROMC/OneNAND/NAND/ATA/DRAM0)具体信号描述如表1-2所示。

表 1-2  S3C6410 共享存储器端口信号 

                信号               I/O                                描述 

            ADDR[15:0]     O          存储器端口 0 共同地址总线 

           DATA[15:0]       O       存储器端口 0 共同数据总线 

           nCS[7:6]         O       存储器端口 0DRAM 片选支持高达两个存储页 

           nCS[5: 4]        O       存储器端口 0SROM/CF 片选支持高达两个存储页 

           nCS[3:2]         O       存储器端口 0SROM/OneNAND/NAND Flash 片选支持高达两个存储页 

           nCS[1:0]         O       存储器端口 0SROM 片选支持高达两个存储页 

           nBE[1: 0]        O       存储器端口 0SROM 字节有效 

           WAITn            I       存储器端口 0SROM 等待 

           nOE              O       存储器端口 0SROM/OneNAND 输出有效 

           new              O       存储器端口 0SROM/OneNAND 写入有效 

           ADDRVALID        O       存储器端口 0OneNAND 地址有效 

           SMCLK            O       存储器端口 0OneNAND 时钟 

           RDY[0]           I       存储器端口 0OneNAND 组件 0 准备 

           RDY[1]           I       存储器端口 0OneNAND 组件 1 准备 

           INT[0]           I       存储器端口0OneNAND 组件 0 中断 

           INT[1]           I       存储器端口0OneNAND 组件 1 中断 

           RP               O       存储器端口 0OneNAND 复位 

           ALE              O       存储器端口 0 NAND Flash 地址锁存有效 

           CLE              O       存储器端口 0 NAND Flash 命令锁存有效 

           FWEn                  O         存储器端口 0 NAND Flash 写入有效 

FREn                  O         存储器端口 0 NAND Flash 读有效 

RnB                   I         存储器端口 0 NAND Flash 准备/忙 

nlORD_CF              O         存储器端口 0 CF 读选通作为 I/O 模式 

nlOWR_CF              O         存储器端口 0 CF 写选通作为 I/O 模式 

IORDY                 I         存储器端口0 CF从 CF 卡等待信号 

INT                   I         存储器端口0 CF从 ATAPI 控制器中断请求 

RESET                 O         存储器端口 0 CF 卡复位 

INPACK                I         存储器端口0 CF 输入确认在 I/O 模式 

REG                   O         存储器端口 0 CF从 CF 卡中断请求 

WEn                   O         存储器端口 0 CF 写入有效选通 

OEn                   O         存储器端口 0 CF 输出有效选通 

CDn                   I         存储器端口 0 CF 卡检测 

DQM[1:0]              O         存储器端口 0 DRAM 数据屏蔽 

RAS                   O         存储器端口 0 DRAM 行地址选通 

CAS                   O         存储器端口 0 DRAM 列地址选通 

SCLK                  O         存储器端口 0 DRAM 时钟 

SCLKn                 O         存储器端口 0 DRAM 反转时钟的Xm0SCLK 

SCKE                  O         存储器端口 0 DRAM 时钟有效 

DQS[1: 0]             IO        存储器端口 0 DRAM 数据选通 

WEn                   O         存储器端口 0 DRAM 写入有效 

AP                    O         存储器端口 0 DRAM 自动预充电 

 

S3C6410 共享存储器端口 (SROMC/ DRAM1)具体信号描述如表1-3所示。

 表 1-3 S3C6410 共享存储器端口 (SROMC/ DRAM1)信号 

           信号          I/O                             描述 

      Xm1CKE[1:0]     O       存储器端口 1DRAM 时钟有效 

      Xm1SCLK         O       存储器端口 1DRAM 时钟 

      Xm1SCLKn        O       存储器端口 1DRAM 反转时钟的Xm1SCLK 

      Xm1CSn[1:0]     O       存储器端口 1DRAM 片选支持高达两个存储页 

      Xm1ADDR[15:0]   O       存储器端口 1DRAM 地址总线 

      Xm1RASn         O       存储器端口 1DRAM 行地址选通 

      Xm1CASn         O       存储器端口 1DRAM 列地址选通 

      Xm1WEn          O       存储器端口 1DRAM 写入有效 

      Xm1DATA[15:0]   IO      存储器端口 1DRAM 低于半数据总线 

      Xm1DATA[31:16]  IO      可以作为存储器端口 1DRAM 高于半数据总线使用,通过吸同控制器设

                              置 

      Xm1DQM[3:0]     O       存储器端口 1DRAM 数据屏蔽 

      Xm1DQS[3:0]     IO      存储器端口 1DRAM 数据选通 

2.2.串行通信串行通信  
22..串行通信串行通信  

UART/IrDA/CF具体信号描述如表 1-4所示。

 表 1-4  UART/IrDA/CF 信号 

                    信号          I/O                   描述 

                XuRXD[0]       I      UART 0 接收数据输入 

                XuTXD[0]       O      UART0 传输数据输出 

                XuCTSn[0]      I      UART 0 清除发送数据信号 

                XuRTSn[0]      O      UART 0 请求发送输出信号 

                XuRXD[1]       I      UART 1 接收数据输入 

                XuTXD[1]       O      UART 1 传输数据输出 

                XuCTSn[1]      I      UART 1 清除发送数据信号 

                XuRTSn[1]      O      UART 1 请求发送输出信号 
XuRXD[2]         I       UART 2 接收数据输入 

                 XuTXD[2]         O       UART 2 传输数据输出 

                 XuRXD[3]         I       UART 3 接收数据输入 

                 XuTXD[3]         O       UART 3 传输数据输出 

                 XirSDBW          O       IrDA 收发控制信号 (关机和带宽控制) 

                 XirRXD           I       IrDA 接收数据 

                 XirTXD           O       IrDA 发送数据 

                 ADDR_CF[2:0]     O       CF 卡地址 

                 EINT1[12:0]      I       外部中断 1 

 

IIC 总线具体信号描述如表 1-5所示。

表 1-5 IIC 总线信号 

                                信号            I/O            描述 

                          Xi2cSCL            IO      IIC 总线时钟 

                          Xi2cSDA            IO      IIC 总线数据 

                          EINT1[14:13]       I       外部中断 1 

 

SPI(2 通道)具体信号描述如表1-6所示。

表 1-6 SPI(2 通道)信号 

                      信号           I/O                      描述 

                 XspiMISO[0]      IO      SPI MISO[0]。SPI 主设备数据输入线路 

                 XspiCLK[0]       IO      SPI CLK[0]。SPI 时钟作为通道 0 

                 XspiMOS[0]       IO      SPI MOS[0]。SPI 主设备数据输出线路 

                 XspiCS[0]        IO      SPI 片选 (只对于从模式) 

                 XspiMISO[1]      IO      SPI MISO[1]。SPI 主设备数据输入线路 

                 XspiCLK[1]       IO      SPI CLK[1]。SPI 时钟作为通道 1 

                 XspiMOS[1]       IO      SPI MOS[1]。SPI 主设备数据输出线路 

                 XspiCS[1]        IO      SPI 片选 (只对于从模式) 

                 ADDR_CF[2:0]     O       CF 卡地址 

 EINT2[7:2]      I      外部中断 2 

                XmmcCMD2        IO     命令/响应 (SD/SDIO/MMC 卡接口通道2) 

                XmmcCLK2        O      时钟 (SD/SDIO/MMC 卡接口通道2) 

PCM(2 通道)/IIS/AC97具体信号描述如表1-7 所示。 
 表 1-7 PCM(2 通道)/IIS/AC97 信号 

             信号           I/O                            描述 

        XpcmDCLK[0]      O       PCM 串行移动时钟 

        XpcmEXTCLK[0]    I       可选参考时钟 

        XpcmFSYNC[0]     O       PCM 同步指示字的开始 

        XpcmSIN[0]       I       PCM 串行数据输入 

        XpcmSOUT[0]      O       PCM 串行数据输出 

        XpcmDCLK[1]      O       PCM 串行移动时钟 

        XpcmEXTCLK[1]    I       可选参考时钟 

        XpcmFSYNC[1]     O       PCM 同步指示字的开始 

        XpcmSIN[1]       I       PCM 串行数据输入 

        XpcmSOUT[1]      O       PCM 串行数据输出 

        Xi2sLRCK[1:0]    IO      IIS 总线通道选择时钟 

        Xi2sCDCLK[1:0]   O       IIS 编解码器系统时钟 

        Xi2sCLK[1:0]     IO      IIS 总线串行时钟 

        Xi2sDI[1:0]      I       IIS 总线串行数据输入 

        Xi2sDO[1:0]      O       IIS 总线串行数据输出 

        X97BITCLK        I       AC-Link 位总线 (12.288MHz)从 AC97 编解码器到AC97 控制器 

        X97RESETn        O       AC-Link 复位至编解码器 

        X97SYNC          O       从 AC97 控制器AC-Link 帧同步 (采样频率48kHz) 

        X97SDI           I       AC-Link 串行数据输入从AC97编解码器 

        X97SDO           O       AC-Link 串行数据输出至AC97编解码器 

        ADDR_CF[2:0]     O       CF 卡地址 

        EINT3[4:0]       I       外部中断 3 

 

USB 主设备具体信号描述如表 1-8 所示。 

                                         表 1-8 USB 主设备信号 

                      信号         I/O                         描述 

                   XuhDN        IO       USB 数据引脚DATA(-)用作 USB1.1 主设备 

                   XuhDP        IO       USB 数据引脚DATA(+)用作 USB1.1 主设备

 

USB OTG 具体信号描述如表 1-9所示。 

                                           表 1-9 USB OTG 信号 

                           信号           I/O                    描述 

                          XusbDP        IO            USB 数据引脚DATA(+) 

                          XusbDM        IO            USB 数据引脚DATA(-) 

                         XusbXTI         I              晶体振荡器 XI 信号 

                         XusbXTO         I              晶体振荡器 XO 信号 

                        XusbREXT        IO        外部 3.4kΩ(+/-1%)电阻连接 

                        XusbVBUS        IO              USB 迷你插座Vbus 

                          XusbID         I               USB 迷你插座标识 

                       XusbDRVVBUS       O          驱动Vbus 作为芯片外电荷泵 

3.3.并行通信并行通信  
33..并行通信并行通信  

外部中断具体信号描述如表 1-10 所示。 

                                          表 1-10 外部中断信号 

                                 信号              I/O             描述 

                         XEINT[15:0]            I       外部中断 

                         XkpROW[7:0]            I       便携式键盘 I/F 行 

                         ADDR_CF[2: 0]          O       CF 卡地址 

 

4.4.调制解调器接口调制解调器接口  
44..调制解调器接口调制解调器接口  

主设备 I/F/HIS(MIPI)/Key I/F/ATA 具体信号描述如表 1-11 所示。 

                         表 1-11 主设备 I/F/HIS(MIPI)/Key I/F/ATA 信号 

                  信号            I/O                       描述 

           XhiCSn              I      片选,通过调制解调器芯片驱动 

           XhiCSn_main         I      片选作为主 LCD 旁路,通过调制解调器芯片驱动 

           XhiCSn_sub          I      片选作为子 LCD 旁路,通过调制解调器芯片驱动 

           XhiWEn              I      写入使能,通过调制解调器芯片驱动 

           XhiOEn              I      读使能,通过调制解调器芯片驱动 

           XhiNTR              O      调制解调器芯片中断请求 

           XhiADDR[12: 0]      I      地址总线,通过调制解调器芯片驱动 

           XhiDATA[17: 0]      IO     数据总线,通过调制解调器芯片驱动 

           XEINT[27: 16]       I      外部中断 

           XkpCOL[7: 0]        O      便携式键盘接口列输出 

           XhrxREADY           O      准备信号指示传输一个新的物理层帧可以开始 

           XhrxWAKE            I      唤醒信号用来指示接收器发射将开始一个传输 

           XhpROW[7:0]         I      便携式键盘接口行输入 

           DATA_CF [15: 0]     IO     CF 卡数据 

           CE_CF[1: 0]         O      CF 卡使能选通 

           IORE_CF             O      CF 读选通为I/O 模式 

           IOWR_CF             O      CF 写选通为I/O 模式 

           IORDY_CF            I      CF 从CF 卡等待信号 

           ADDR_CR[2: 0]       O      CF 卡地址 

PWM 具体信号描述如表 1-12 所示。 

                                      表 1-12 PWM 信号 

                            信号            I/O           描述 

                      XpwmECLK          I        PWM 定时器外部时钟 

                      XpwmTOUT[1:0]     O        PWM 定时器输出 

                      XCLKOUT           O        时钟输出信号 

                      EINT4[13]         I        外部中断 4 

5.5.图像图像/视频处理/视频处理  
55..图像图像//视频处理视频处理  

相机接口具体信号描述如表 1-13 所示。 

                                    表 1-13 相机接口信号 

        信号        I/O                                 描述 

   XciCLK         O     主时钟相机处理器A 

   XciHREF        I     水平同步,通过相机处理器A驱动 

   XciPCLK        I     像素时钟,通过相机处理器A驱动 

   XciVSYNC       I     垂直同步,通过相机处理器A驱动 

   XciRSTn        O     软件复位到相机处理器A 驱动 

   XciYDATA[7:0]  I     在 8 位模式,像素数据为YCbCr,或在 16 位模式下为Y,通过相机处理器A 驱动 

   EINT4[12:0]    I     外部中断 4 

 

6.6.显示器控制显示器控制  
66..显示器控制显示器控制  

2 通道DAC具体信号描述如表 1-14所示。 

                                   表 1-14 2 通道 DAC 信号 

                            信号           I/O           描述 

                        XdacVREF       AI       参考电压输入 

                        XdaclREF       AI       外部寄存器连接 

                        XdacCOMP       AI       外部电容器连接 

                        XdacOUT_0      AO       DAC 模拟输出 

                        XdacOUT_1      AO       DAC 模拟输出 

ADC 具体信号描述如表 1-15 所示。 

                                            表 1-15 ADC 信号 

                                   信号              I/O            描述 

                            Xdac_AIN [7: 0]      AI         ADC 模拟输入 

PLL 具体信号描述如表 1-16 所示。 

                                            表 1-16 PLL 信号 

                                 信号              I/O              描述 

                          XpllEFILTER                     环路滤波器电容器 

  
  

7.7.存储设备存储设备  
77..存储设备存储设备  

MMC 2通道具体信号描述如表 1-17所示。 

                                         表 1-17 MMC 2 通道信号 

                        信号              I/O                      描述 

                  XmmcCLK0            O         时钟 (SD/SDIO/MMC 卡接口通道0) 

                  XmmcCMD0            IO        命令/响应 (SD/SDIO/MMC 卡接口通道0) 

                  XmmcDAT0[3:0]       IO        数据 (SD/SDIO/MMC 卡接口通道0) 

                  XmmcCDN0            I         卡删除 (SD/SDIO/MMC 卡接口通道0) 

                  XmmcCLK1            O         时钟 (SD/SDIO/MMC 卡接口通道1) 

                  XmmcCMD1            IO        命令/响应(SD/SDIO/MMC 卡接口通道 1) 

                  XmmcDAT1[7:0]       IO        数据 (SD/SDIO/MMC 卡接口通道1) 

                  XmmcCLK2            O         时钟 (SD/SDIO/MMC 卡接口通道2) 

                  XmmcCMD2            IO        命令/响应 (SD/SDIO/MMC 卡接口通道2) 

                  XmmcDAT2[3:0]       IO        数据 (SD/SDIO/MMC 卡接口通道2) 

                  ADDR_CF[2: 0]       O         CF 卡地址 

                  EINT5[6: 0]         I         外部中断 5 

                  EINT 6[9: 0]        I         外部中断 6 

8.8.系统管理器系统管理器  
88..系统管理器系统管理器  

复位具体信号描述如表 1-18 所示。 

                                   表 1-18 复位信号 

    信号       I/O                             描述 

XnRESET      I    XnRESET 暂停任何操作在处理和取代 S3C6410 到一个已知的复位状态。对于复

                  位,XnRESET 必须保持L 电平至少四个FCLK,在处理器功率稳定下来之后 

XnWRESET     I    系统热复位。当维护SDRAM 内容时复位整个系统 

XsRSTOUTn    O    外部设备复位控制 (sRSTOUTn = nRESET & nWDTRST &SW_RESET) 

时钟具体信号描述如表 1-19 所示。 

                                   表 1-19 时钟信号 

                          信号       I/O           描述 

                      XrtcXTI      I    RTC 32kHz 晶体输入 

                      XrtcXTO      O    RTC32kHz 晶体输出 

                      X27mXTI      I    显示器模式 27MHz 晶体输入  

                      X27mXTO      O    显示器模式 27MHz 晶体输出  

                      XXTI         I    内部振荡器电路晶体输入  

                      XXTO         O    内部振荡器电路晶体输出  

                      XEXTCLK      I    外部时钟源  

JTAG具体信号描述如表 1-20 所示。 

                                   表 1-20 JTAG 信号 

      信号     I/O                               描述 

    XjTRSTn  I    XjTRSTn(TAP 控制器复位)在开始复位TAP 控制器。如果使用调试器,一个 10kΩ上

                  拉电阻必须被连通。如果不使用调试器,XjTRSTn 引脚必须在L 或低又小脉冲 

    XjTMS    O    XjTMS(TAP 控制器模式选择)控制TAP 控制器状态的顺序。一个10kΩ的上拉电阻

                  必须被连接到TMS 引脚 

    XjTCK    I    XjTCK(TAP 控制器时钟)提供JTAG 逻辑的时钟输入。一个 10kΩ的下拉电阻必须

                  被连接到TMS 引脚 

XjRTCK     O    XjRTCK(TAP 控制器返回的时钟)提供JTAG 逻辑时钟输出 

     XjTDI      I    XjTDI(TAP 控制器数据输入)是测试指令和数据的串行输入。一个10k 的上拉电阻

                      必须连接到TDI 引脚 

     XjTDO      O    XjTDO(TAP 控制器数据输出)测试指令和数据的串行输入。它可能通过GPIO 电阻

                     控制下拉 

     XjDBGSEL   I     JTAG 选择。1:外设JTAG,0:ARM1176JZF-S 核心JTAG 

MISC具体信号描述如表 1-21 所示。 

                                         表 1-21 MISC 信号 

                        信号         I/O                    描述 

                    XOM[4:0]       I     操作模式选择。 

                    XPWRRGTON      O     功率调节器使能 

                    XSELNAND       I     选择 Flash 存储器。1:OneNAND,1:NAND 

                    XnBATF         I     电池故障指示 

9.9.电源组电源组  
99..电源组电源组  

VDD 具体信号描述如表 1-22 所示。 

                                          表 1-22 VDD 信号 

          信号       I/O                             描述                                电压 

       VDDALIVE    P     带电组件的内部 VDD                                              1.0 

       VDDARM      P     ARM1176 核和缓存的内部 VDD                                      TBD 

       VDDINT      P     逻辑的内部 VDD                                                TBD 

       VDDMPLL     P     MPLL 核的VDD                                               TBD 

       VDDEPLL     P     APLL 核的VDD                                               TBD 

       VDDOTG      P     EPLL 核的VDD                                               3.3 

       VDDOTGI     P     USB OTG PHY 的 VDD                                        1.0 

       VDDMMC      P     USB OTG PHY 的内部 VDD                                      2.5~3.3 

       VDDHI       P     SDMM 的IO VDD                                             2.5~3.3 

       VDDLCD      P     主设备 I/F 的IO VDD                                          2.5~3.3

 

 VDDPCM      P      LCD 的 IO VDD                                                2.5~3.3 

                                                     2
         VDDEXT      P      PCM 的 IO VDD(音频 I/F-IS,AC97)                                3.3 

                                                         2
         VDDSYS      P      外部 I/F 的IO VDD(UART, IC,相机 I/F,USB 主设备等)                    3.3 

         VDDADC      P      ADC 核和 IO 的VDD                                              3.3 

         VDDDAC      P      DAC 核和 IO 的VDD                                              3.3 

         VDDRTC      P      RTC 逻辑和 IO 的VDD                                             2.5 

         VDDM0       P      存储器端口 0 的IO VDD                                             1.8~2.5 

         VDDM1       P      存储器端口 1 的IO VDD                                             1.8~2.5 

  

 VSS 具体信号描述如表 1-23 所示。 

                                              表 1-23 VSS 信号 

             信号         I/O                                   描述 

          VSSIP        G       内部逻辑接地&ARM1176 核和缓存 

          VSSMEM       G       存储器端口 0 和1 的IO 接地 

          VSSOTG       G       USB OTG PHY 的接地 

          VSSOTGI      G       USB OTG PHY 的内部接地 

          VSSPERI      P       USB 主设备,SDMMC,主设备I/F,LCD,PCM,外部 I/F 和系统控制器 

          VSSAPLL      G       APLL 核接地 

          VSSMPLL      G       MPLL 核接地 

          VSSEPLL      G       EPLL 核接地 

          VSSADC       G       ADC 核接地 

          VSSDAC       G       DAC 核接地 

注意: 

 (1)I/O表示输入/输出; 

 (2)AI/AO 表示模拟输入/输出; 

 (3)ST表示施密特触发; 

 (4)P 表示电源。 

 

阅读(1747) | 评论(0) | 转发(0) |
给主人留下些什么吧!~~