Makefile(5)

标  题: 关于makefile(5) 

2.2 编写 make 规则 (Rules) 

最明显的（也是最简单的）编写规则的方法是一个一个的查 看源码文件，把它们的目标文件做为目的，而Ｃ源码文件和被它 #include 的 header 档做为依靠文件。但是你 也要把其它被这些 header 档 #include 的 header 档也列为依靠文件，还有那些被包括的文件所包括的文件……然后你会发现要对越来越多的文件 进行管理，然后你的头发开始脱落，你的脾气开始变坏，你的脸 色变成菜色，你走在路上开始跟电线杆子 碰撞，终于你捣毁你的 电脑显示器，停止编程。到低有没有些容易点儿的方法呢？ 当然有！向编译器要！在编译每一个源码文件的时候，它实在应 该知道应该包括什么样的 header 档。使用 gcc 的时候，用 -M 开关，它会为每一个你给它的Ｃ文件输出一个规则，把目标文件 做为目的，而这个Ｃ文件和所有应该被 #include 的 header 文 件将做为依靠文件。注意这个规则会加入所有 header 文件，包 括被角括号(`<', `>;')和双引号(`"')所包围的文件。其实我们可以 相当肯定系统 header 档（比如 stdio.h, stdlib.h 等等）不会 被我们更改，如果你用 -MM 来代替 -M 传递给 gcc， 那些用角括 号包围的 header 档将不会被包括。（这会节省一些编译时间） 由 gcc 输出的规则不会含有命令部分；你可以自己写入你的命令 或者什么也不写，而 让 make 使用它的隐含的规则（参考下面的 2.4 节）。 

2.3 Makefile 变量 

上面提到 makefiles 里主要包含一些规则。它们包含的其它的东 西是变量定义。 makefile 里的变量就像一个环境变量(environment variable)。 事实上，环境变量在 make 过程中被解释成 make 的变量。这些 变量是大小写敏感的，一般使用大写字母。 它们可以从几乎任何 地方被引用，也可以被用来做很多事情，比如： 

i) 贮存一个文件名列表。在上面的例子里，生成可执行文件的 规则包含一些目标文件 名做为依靠。在这个规则的命令行 里同样的那些文件被输送给 gcc 做为命令参数。如果在这 里使用一个变数来贮存所有的目标文件名，加入新的目标 文件会变的简单而且 

较不易出错。

 ii) 贮存可执行文件名。如果你的项目被用在一个非 gcc 的系 统里，或者如果你想使用一个不同的编译器，你必须将所 有使用编译器的地方改成用新的编译器名。但是如 果使用一 个变量来代替编译器名，那么你只需要改变一个地方，其 它所有地方的命令名就都改变了。 

iii) 贮存编译器旗标。假设你想给你所有的编译命令传递一组 相同的选项（例 -Wall -O -g）；如果你把这组选项存 入一个变量，那么你可以把这个变量放在所有 呼叫编译器 的地方。而当你要改变选项的时候，你只需在一个地方改 变这个变量的内 容。要设定一个变量，你只要在一行的开始写下这个变量的名字，后 面跟一个 = 号，后面 跟你要设定的这个变量的值。以后你要引用 这个变量，写一个 $ 符号，后面是围在括 号里的变量名。比如在 下面，我们把前面的 makefile 利用变量重写一遍： 

=== makefile 开始 === 

OBJS = foo.o bar.o 

CC = gcc 

CFLAGS = -Wall -O -g 

myprog : $(OBJS) 

$(CC) $(OBJS) -o myprog 

foo.o : foo.c foo.h bar.h 

$(CC) $(CFLAGS) -c foo.c -o foo.o 

bar.o : bar.c bar.h 

$(CC) $(CFLAGS) -c bar.c -o bar.o 

=== makefile 结束 === 

还有一些设定好的内部变量，它们根据每一个规则内容定义。三个 比较有用的变量是$@, $< 和 $^ （这些变量不需要括号括住）。 $@ 扩展成当前规则的目的文件名， $< 扩展成依靠列表中的第 一个依靠文件，而 $^ 扩展成整个依靠的列表（除掉了里面所有重 复的文件名）。利用这些变量，我们可以把上面的 makefile 写成： 

=== makefile 开始 === 

OBJS = foo.o bar.o 

CC = gcc 

CFLAGS = -Wall -O -g 

myprog : $(OBJS) 

$(CC) $^ -o $@ 

foo.o : foo.c foo.h bar.h 

$(CC) $(CFLAGS) -c $< -o $@ 

bar.o : bar.c bar.h 

$(CC) $(CFLAGS) -c $< -o $@ 

=== makefile 结束 === 

你可以用变量做许多其它的事情，特别是当你把它们和函数混合 使用的时候。如果需 要更进一步的了解，请参考 GNU Make 手册。 ('man make', 'man makefile') 

无意中看到关于makefile的好文章，与大家分享。

原文链接：