Chinaunix首页 | 论坛 | 博客
  • 博客访问: 265103
  • 博文数量: 102
  • 博客积分: 1106
  • 博客等级: 少尉
  • 技术积分: 1380
  • 用 户 组: 普通用户
  • 注册时间: 2012-03-06 14:28
文章分类

全部博文(102)

文章存档

2014年(30)

2013年(51)

2012年(21)

我的朋友

分类: IT职场

2012-03-20 15:53:03

本项目标识码 : 06TIC6467101
请记下 项目标识码 与客服人员,我们将尽快安排工程师与您沟通

基于 FPGA+DSP(Xilinx XC5VLX110T 和TI DSP TMS320DM6467T)的高清JPEG解码、H.264图像解码的字符叠加设备

1、板卡概述

  该板卡主要包含输入1路数据LVDS信号、1路VGA视频信号、2路1000M网络视频信号;输出1路数据LVDS信号、3路DVI视频信号,1路音频立体声信号。板卡实现网络输入Jpeg、H.264的压缩流,通过FPGA进行Jpeg解码,DSP进行H.264解码,同时进行字符叠加,在DVI输出口上进行显示。

  板卡结构如下:

2.设备性能与处理板技术指标
  (1)视频处理板部分
    a. LVDS总线通信速率为200Mbps。
    b. VGA输入视频的分辨率为1024×768,色彩为24bit,彩色,频率为60Hz。
    c. DVI输出视频分辨率为1600×1200,色彩为24bit,彩色,频率为60Hz。
    d. JPEG 图片输入要求分辨率支持1600X1200,色彩为24bit,彩色,频率17Hz。
    e. H.264压缩流支持高清和标清,高清分辨率1920X1080,色彩为24bit,彩色,频率为30Hz;标清分辨率720X576,色彩为24bit,彩色,频率为60Hz。
    f. 参数作图能够支持全字库,包括ASCII码、中文、48bit点阵。屏幕为21寸 16:9显示器,字体大小5-7mm。
    g. 网络为1000Mbps带宽。
  主芯片性能介绍
  (1)DSP处理模块
    DSP处理模块采用TI公司高性能数字媒体处理器 TMS320DM6467T,.其主要特征如下 :
    a.一个729MHz的C64X+的DSP处理器
    b.一个364.5MHz的ARM926EJ-S处理器
    c.8个32bitC64x+的指令通道
    e.4个浮点和定点 ALU
    f.8个8X8的定点乘法器
    g.外挂32bit宽度,256MB DDR2
    h.外部EMIF接口总线独立于内存总线,支持16bit宽度,速度100MHz
    i.支持32MB Flash
    j.支持一个VPIF视频输入口,双标清或者单高清输入,一个VPIF输出口,双标清或者单高清输出
    k.支持高清的H.264 音视频编解码.
  (2)FPGA处理模块
    FPGA采用 Xilinx新一代V5系列芯片,选择型号为:XC5VLX110T-1136C,XC5VLX110T 具有逻辑模块160 x 54 最大RAM模块1,120Kb,DSP48E 64个,CMT时钟管理6个 RocketIO GTP 16个,总IObank 20个,最大使用IO数680个,能外接DDR2设备,可支持到最大4GB。
    FPGA外挂3组DDR2,采用 Micron公司MT47LC64M16BT ,两组各2片,组成乒乓模式或者单组模式,总容量256MBX4。
3.软件部分
  程序开发包括DSP部分程序和FPGA部分程序,DSP程序使用C语言编写,运行于Linux操作系统,FPGA部分程序使用Verilog语言,使用ISE开发环境,版本为12.2。
  主要包括:

表 底层软件功能及模块说明

模块

子项

描述

备注

DSP 驱动

H.264解码

实现H.264的视频流解码

 

DDR2驱动

实现数据的读写和误码测试

 

FLASH驱动

实现擦写,程序烧录,加载

 

VLYNQ驱动

实现压缩流的输入

 

网络接口驱动

100M网络的UDP,IP,Ping协议

 

VP口驱动

实现解码后的视频输出

 

Mcasp驱动

实现解码后的音频输出

 

LED驱动

必要的板卡信号指示

 

FPGA 驱动

DDR2接口程序

实现乒乓操作,图像输入输出

 

JPEG解码

实现JPEG高清流的解码

 

VGA输入接口程序

实现图像输入

 

DVI输出接口程序

实现DVI的图像输出

 

数据LVDS控制

实现数据收发,解析并传送给DSP

 

  数据流程序:
    (1)JPEG图片流解码叠加

    (2)H.264视频流解码叠加

4物理特性
  尺寸:标准CPCI 6U结构,233.35×160(mm),板厚1.6mm。
  普通商业环境下,支持宽温环境工作。

5、供电要求
  不大于13W, 直流供电。
  电压:+5V 1.5A +3.3V 2A输入。
  纹波:≤5%。

6、应用领域:
  智能图像分析高速数据、视频信号检测,分析。

7、 技术支持:
  直接由板卡开发团队提供技术支持,可以根据用户需要修改原理图和PCB,并升级为图像采集卡,数据播出卡等开发平台。团队也可支持应用程序开发。

阅读(1368) | 评论(2) | 转发(0) |
给主人留下些什么吧!~~

晴天白云2020-05-22 12:10:29

请问FPGA是怎么解码JPEG格式的,我最近也在做一个解码JPEG格式图片的项目

晴天白云2020-05-22 12:10:21

请问FPGA是怎么解码JPEG格式的,我最近也在做一个解码JPEG格式图片的项目