Xilinx_fpga 从串配置模式

    在串行模式下，需要微处理器或微控制器等外部主机通过同步串行接口将配置数据串行写入FPGA 芯片，其模式选择信号M[2:0]=3’b111。

    典型的Spartan 3E 系列FPGA 单片配置电路如图1 所示。

    DIN 输入管脚的串行配置数据需要在外部时钟CCLK 信号前有足够的建立时间。其中单片FPGA 芯片构成了完整的JTAG 链，仅用来测试芯片状态，以及支持JTAG 在线调试模式，与从串配置模式没有关系。

    1.外部主机通过下拉PROG_B启动配置并检测INIT_B 电平，

    2.当INIT_B 为高时，表明FPGA 做好准备，开始接收数据。

    3.此时，主机开始提供数据和时钟信号直到FPGA 配置完毕且DONE 管脚为高，或者INIT_B 变低表明发生配置错误才停止。

    整个过程需要比配置文件大小更多的时钟周期，这是由于部分时钟用于时序建立，特别当FPGA 被配置为等待DCM锁存其时钟输入。

 

 图1.fpga从配置电路示意图

 

 

    此外，从串配置模式也可配置多片FPGA 芯片，典型的两片Spartan 3E 系列FPGA 的从串配置电路如图2所示。所有芯片的CCLK 信号都有主控设备提供，靠近主控设备的FPGA 要充当桥梁的作用，将配置数据转发到第二个FPGA 芯片。可以看到采用从串配置的好处主要在于节省电路板面积，并使得系统具备更大的灵活性。

 

图2.多片FPGA从串模式配置电路