TTL、CMOS的上下拉电阻阻值选择

    电路中为了给TTL或者CMOS的输入引脚提供一个初值，通常采用增加上拉或者下拉电阻的方法来实现，实际上对于TTL和CMOS器件，上下拉电阻的选择有些不一样。

    CMOS器件为电压型器件，对于输入引脚，流入或者流出该引脚的电流很小，通常在uA级。如IDT的一款CMOS电平转换芯片，其输入引脚的典型的IIH 和IIL仅为5uA。其对应的VIH和VIL分别为2.0-5.5V和-0.8-0.5V。

    当采用5.0V上拉时，最大的上拉电阻可以通过公式：(5.0-2.0)V/5uA=600KOhm。同样最大的下拉电阻也可以通过公式：0.8V/5uA=160KOhm。

    TTL为电流型器件，对于输入引脚，流入或者流出该引脚的电流相对很小，可以达到mA级。如TI的74LS04，其输入引脚的典型的IIH 和IIL仅为40uA和-1.6mA。

    也就是说，当为此器件的输入提供下拉时，电阻最大不能超过：0.4V/1.6mA=250Ohm，这样必然会引入大的功率消耗。

    当采用3.3V上拉时，最大的上拉电阻为(3.3-2.4)V/40uA=22.5KOhm。所以对于TTL电路，通常建议采用上拉。其他器件的上下拉电阻也可以通过类似的方法来计算。