写状态机时将敏感表后描述的默认状态设计为不定态X的好处

   第一个好处是在仿真时可以很好地考察所设计的FSM的完备性，如果所设计的FSM不完备，则会进入任意状态，仿真时很容易发现。

   第二个好处是综合器对不定态X的处理是“Don't Care”,即任何没有定义的状态寄存器向量都会被忽略。

 

在做状态机的时候，我还碰到这样一个问题：如果以序列检测为例，写成三段式，输出也用always语句，会发现输出结果慢一个时钟节拍。这样的结果也是对的。不想这么输出结果的话，可以用assign语句来给输出赋值。

assign  dout={state==s3}?1'b1:1'b0;  当然做成时序电路有其好处，二段式与三段式写法都比较不错。三段式写法综合的速度更快。