pll 产生clk skew

使用pll时，如果选择normal mode。则clkin和clkout之间是会产生一定的延时。

在某些应用场合可能要求上升沿对齐，则pll带来的clk skew会直接导致结束的错误。
有时不妨将pll设置90度的偏移，错开上升沿，调整数据的延时，从而避免上述错误。