at91sam9263介绍

     新的项目中要使用at91sam9263了，对这个芯片还不是很熟悉，以前有用过at91sam9260，所以熟悉at91sam9263应该会很快。计划1周时间熟悉该芯片，并搭建其Linux平台，包括AT91Bootstrap,uboot,

内核,根文件系统,busybox等，并做好笔记。开发板估计下周才能买回来，现在先熟悉下基本东东吧。

 

    虽然at91sam9263只有200M，但是性能却无比强悍，先看看下面的介绍。

 

   AT91SAM9263嵌入了一个基于200 MIPS(每秒百万条指令)的ARM926EJ-S微控制器(MCU)，从而解决了在图形界面、数据密集型应用(比如联网的医疗监测设备和GPS导航系统)中基于ARM9的传统微控制器遭遇的瓶颈问题。

    AT91SAM9263采用了27条DMA(直接存储器存取)通道，包括Atmel 18通道的PDC(外围直接存储器存取控制器)、一个9层的总线矩阵以及用于数据/指示TCM(紧密耦合式内存)的两条其他的总线，以便增强CPU性能并提供高达41.6 Gbps的片上数据传输速率。两个EBI(外部总线接口)支持十亿字节以上的外部内存。

人机接口。片上人机接口外围设备包括一个相机接口、TFT/STN LCD控制器、一个6通道音频前端接口(AC97)、I2S和一个2D图形协处理器，该处理器可减轻CPU的画线、区块传输、多边形填充和剪辑功能负担。

联网和通信。联网外围设备包括一个12Mbps的USB主机和设备、10/100 Ethernet MAC(以太网媒体接入控制器)以及1 Mbps CAN(控制器局域网)。另外还有四个USART(通用同步/异步收发器)、两个50 Mbps SPI(同步平行接口)、CompactFlash、SDIO(MCI)和一个TWI(双线接口)，该TWI能被连接到诸如GPRS调制解调器和Wi-Fi等有线和无线通信模块上。

外围的DMA控制器使从外围设备到内存的数据传输无需使用CPU——基于ARM9的传统处理器通过发出装载-存储指示(要求至少80个CPU 周期)实现内存和外围设备之间的一个字节的数据的传输。这些处理器以200 MHz(总线频率为100 MHz)运行，即使在内存管理单元和指示/数据缓存控制器都被激活的状态下，它们通常也会在传输达到约20 Mbps时达到其功能极限。

Atmel的AT91SAM9263整合了18个简单、硅高效(silicon-efficient)、单一周期的外围PDC、五个DMA控制器(拥有对USB主机的突发模式支持)、Ethernet MAC、相机接口、LCD 控制器、2D图形控制器，以及一个内存到内存的DMA控制器(支持突发模式、分散聚集和链表)。DMA控制器彻底减轻了外部串行端口和内存之间的数据传输负担。当传输速度为20 Mbps时，Atmel的SAM9263仍然有88%的MIPS可用于应用执行。

11层的总线和96千字节的片上SRAM(静态存储器)消除了带宽瓶颈。Atmel在AT92SAM9263上配置了11条总线和96千字节的片上暂存SRAM。该SRAM可被部分地设定为紧密耦合式数据和指示内存。这些总线可提供多条并列片上传输通道和总计41.6 Gbps的片上带宽。

两个EBI使ARM9 CPU和图形处理器可同时、并行工作。AT91SAM9263拥有两个EBI：一个是系统内存接口，另一个则是人机接口。第二个接口使LCD控制器和CPU无需共享内存，同时使可用的CPU MIPS增长20%到40%。

--------------------------------------------------------------------------------

【AT91SAM9263芯片资源】

1、融合了ARM926EJ-STM ARM THUMB的处理器
-DSP指令扩展，用于JAVA 加速处理器的JAZELLE技术
-16K字节高速缓冲器，16K字节指令高速缓冲器，写缓冲器
-在220MHZ 220MIPS
-内存管理单元
-EmbededICETM,调试通讯信道支持
-中等规模的执行内嵌式宏单元结构
2、总线矩阵
-9个32位层矩阵，允许片上总线带宽合计达28.8Gbps
-引导模式选项，映像命令
3、嵌入式内存
-一个128K字节的内部ROM，以最大总线矩阵速度实现单周期访问
-一个80K字节的内部SRAM，以处理器最大速度或最大总线矩阵速度实现单周期访问
-一个16K字节的内部SRAM，以最大总线矩阵速度实现单周期访问
4、双外部总线接口（EBI0-EBI1）
-EBI0支持SDRAM，静态内存，使能的ECC Nand Flash 和compact Flash。
-EBI1支持SDRAM，静态内存，使能的ECC Nand Flash。
5、DMA控制器
-充当一个总线矩阵主控器
-内嵌两个单向信道，这两个信道具备编程优先权、地址产生、信道缓存和控制。
6、20个外设DMA控制器信道
7、LCD控制器
-支持主动或被动显示
-在TFT模式下每个像素最大可以24bit，在STN彩色模式下每个像素最大可以16bit。
-在TFT模式下最大可以16M彩色，分辨率可达2048X2048，支持虚拟屏幕缓存。
8、2D图形加速器
-直线拖动，块转移，多边形填充，剪切，命令排队。
9、摄像传感器接口
-ITU-R BT.601/656外部接口，可编程帧捕捉速率。
-12bit接口，可以支持高灵敏度传感器。
-SAV和EAV同步，preview path with scaler，YcbCr格式。
l0、USB2.0全速（12Mbit/秒）主机双端口
-双片上收发器
-集成的FIFO和专用的DMA信道。
l1、USB2.0全速（12Mbit/秒）设备端口
-片上收发器，2,432字节可配置的集成DPRAM。
l2、10/100 Base-T以太网MAC
-独立的媒体接口或简化的独立的媒体接口。
-有用于接收和发送的28字节FIFO和专用的DMA信道。
l3、全部特性的系统控制器，包括
-复位控制器，停止控制器。
-20个32bit电池后备寄存器，总计达80字节。
-时钟发生器和电源管理控制器。
高级中断控制器和调试单元。
周期间个计时器，看门狗计时器和双实时计时器。
1）复位控制器（RSTC）
-基于两个上电复位单元，复位源识别和复位输出控制。
2）停止控制器（SHDWC）
-可编程管脚控制和唤醒电路。
3）时钟发生器（CKGR）
-32768Hz低耗电振荡器用于后备电源供应，提供一个永久的低速时钟。
-3-20MHz片上振荡器，两个最大240MHz的PLL。
4）电源管理控制器（PMC）
-较低时钟运行模式，软件可编程电源优化容量。
-4个可编程外部时钟信号。
5）高级中断控制器（AIC）
-可单独屏蔽，8级优先权，矢量中断源。
-两个外部中断源和一个快速中断源，虚假中断保护。
6）调试单元（DBGU）
-2线UART并且支持调试通讯信道，可编程ICE存取阻止。
7）周期性间隔计时器（PIT）
-20bit间隔计时器加12bit间隔计数器。
8）看门狗计时器（WDT）
-加密保护，仅一次性编程，视窗化的16-bit计数器运行于低时钟
9）两个实时计时器(RTT)
-带有16-bit预分频器的自由备份计数器运行于低时钟
l4、5个32-bit并行输入/输出控制器（PIOA,PIOB,PIOC,PIOD和PIOE）
-160可编程的I/O线同时传输于外部设备2 I/O
-每一条I/O线的信号输入、改变、中断性能
-个别可编程的漏极开路输出、上拉电阻、同步输出
-16全面可编程信息目标邮箱，时间戳计数器
l5、两个多媒体接口卡 (MCI)
– SD卡/SDIO 和 MultiMediaCard 驱动
– 自动化协议控制和用PDC快速自动化数据传输
– 每一控制器带有两个SD卡槽支持
l6、两个同步串行控制器(SSC)
–每一个接收器和转换器有独立时钟和帧同步信号
– I2S模拟接口支持, 时间分区同步传输支持
– 以32-bit数据转换器高速持续数据流性能
l7、一个AC97 控制器 (AC97C)
– 6-频道信号 AC97 模拟前端接口，插槽分配
l8、3个通用同步和异步收发器 (USART)
– 独立的波特率发生器, IrDA红外线调制、解调,曼彻斯特编码、解码
– 支持 ISO7816 T0/T1 Smart 卡,硬件握手信号, RS485 支持
l9、两个主从串行总线接口(SPI)
– 8到16-bit 可编程的数据长度,4个外部总线芯片选择
– 每秒 90Mbits速度的同步通信
20、一个3频道的16-bit 计时器和计数器(TC)
– 三个外部时钟输入端, 每个频道提供2个多功能 I/O 插口
– 双 PWM 发生器, 原理图攫取，波形攫取模式，连接、断开性能
2l、一个四频道16-bit PWM 控制器WMC)
22、一个两线接口 (TWI)
– 主模式支持,支持所有的 Atmel EEPROMs
23、所有数字引脚的IEEE 1149.1 JTAG边界扫描
24、电源供应
–VDDCORE 和 VDDBU 电压为1.08V 至1.32V
–VDDOSC 和 VDDPLL电压为 3.0V 至 3.6V
–VDDIOP0 （外设I/Os）电压为2.7V 至 3.6V
–VDDIOP (外设 I/Os)电压为11.65V 至 3.6V
–VDDIOM0/VDDIOM1 可编程电压为 1.65V 至 1.95V 或者 3.0V 至 3.6V (内存 I/Os)