工作笔试之硬件笔试基础知识

1.什么是信号完整性？
信号完整性是指信号在信号线上的质量。信号具有良好的信号完整性是指当在需要的时候，具有所必需达到的电压电平数值。差的信号完整性不是由某一单一因素导致的，而是板级设计中多种因素共同引起的。主要的信号完整性问题包括反射、振荡、地弹、串扰等；
2.多层板分布？
6层板比较好的层叠是（信号-地-信号-电源-地-信号）；
3.戴维南定理与诺顿定理？
戴维南定理也称电压源等效定理，诺顿定理也称电流源等效定理。主要应用于电路分析中，对于理想电压源来说，可以直接用短路来取代；对于理想的电流源来说，可以直接用开路来取代。之后，电阻可以用串联电路及并联电路的方式计算出来。
4.阻抗匹配？
阻抗匹配是指负载阻抗与激励源内部阻抗互相适配，得到最大功率输出的一种工作状态。对于不同特性的电路，匹配条件是不一样的。分成源端串联匹配，远端匹配，RLC匹配，二极管匹配。
5.FPGA和CPLD基本知识（待补充）？
FPGA厂家：ALtera代表为StratixII（高端），CycloneII/III（中低端）；Xlinix代表Virtex系列（高端），Spartan系列（低端）。
FPGA工艺结构：基于SRAM，反融丝（Actel），基于FLASH（Actel）；
FPGA的选择原则：成熟系列，容量，价格，兼容性，功耗，片内资源，配置方式；
6.什么是竞争冒险？怎么产生的？如何消除？
在组合逻辑中，由于门的输入信号通路中经过了不同的延时，导致到达该门的时间不一致叫竞争。产生毛刺叫冒险。如果布尔式中有相反的信号则可能产生竞争和冒险现象。解决方法：一是添加布尔式的消去项，二是在芯片外部加电容。

7.什么是Setup 和Holdup时间？
　　 建立时间（setup time）是指在触发器的时钟信号上升沿到来以前，数据稳定不变的时间，如果建立时间不够，数据将不能在这个时钟上升沿被打入触发器；保持时间（hold time）是指在触发器的时钟信号上升沿到来以后，数据稳定不变的时间， 如果保持时间不够，数据同样不能被打入触发器。
8.什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？
将几个OC门结构与非门输出并联，当每个OC门输出为高电平时，总输出才为高，这种连接方式称为线与。

9.RS232
目前RS-232是PC机与通信工业中应用最广泛的一种串行接口。RS-232被定义为一种在低速率串行通讯中增加通讯距离的单端标准。RS-232采取不平衡传输方式,即所谓单端通讯。典型的RS-232信号在正负电平之间摆动,在发送数据时,发送端驱动器输出正电平在 5～ 15V,负电平在-5～-15V电平。当无数据传输时,线上为TTL,从开始传送数据到结束,线上电平从TTL电平到RS-232电平再返回TTL电平。接收器典型的工作电平在 3～ 12V与-3～-12V。由于发送电平与接收电平的差仅为2V至3V左右,所以其共模抑制能力差,再加上双绞线上的分布电容,其传送距离最大为约15米,最高速率为20kb/s。RS-232是为点对点（即只用一对收、发设备）通讯而设计的,其驱动器负载为3～7kΩ。所以RS-232适合本地设备之间的通信.

RS-485是从RS-422基础上发展而来的,所以RS-485许多电气规定与RS-422相仿。如都采用平衡传输方式、都需要在传输线上接终接电阻等。RS-485可以采用二线与四线方式,二线制可实现真正的多点双向通信。而采用四线连接时,与RS-422一样只能实现点对多的通信,即只能有一个主（Master）设备,其余为从设备,但它比RS-422有改进, 无论四线还是二线连接方式总线上可多接到32个设备。 RS-485是-7V至 12V之间,而RS-422在-7V至 7V之间,

10.排序方法

插入排序，堆排序，合并排序，快速排序和stooge排序