S3C2440A 时钟电源管理和中断体系

S3C2440A 时钟电源管理

 

一般来说，MCU的主时钟源主要是外部晶振或外部时钟，而用的最多的是外部晶振。由于外部时钟源的频率一般是不能满足系统所需的高频条件，所以往往需要PLL（锁相环）进行倍频处理。再S3C2440中，有2个不同的PLL，一个是MPLL，另一个是UPLL，UPLL是给USB提供48MHZ。在这里主要介绍MPLL。外部时钟源通过MPLL处理后能够得到三个不同的系统时钟：FCLK, HCLK, PCLK.

这三个系统时钟（FCLK, HCLK, PCLK）是有一定的比例关系的，这种关系是通过寄存器CLDIVN中的HDIVN位和PDIVN位来控制的，因此我们只要知道FCLK，再通过这两位的控制，就能确定HCLK和PCLK..

时钟产生的过程，归结如下：

外部时钟源->通过寄存器MPLLCON得到FCLK->再通过寄存器CLKDIVN得到HCLK和PCLK

 

  MPLL：

为CPU产生FCLK时钟=400MHZ=MPLL

       (FCLK用于ARM920T的CPU)

 

为AHB产生HCLK时钟=100MHZ

       (HCLK用于AHB总线，如：内存控制，中断控制，LCD控制，DMA及USB主模块)

 

为APB产生PCLK时钟=50MHZ

       （PCLK用于APB总线，也就是外围设备，如：看门狗，IIS,I2C,PWM,MMC接口，ADC, UART, GPIO, RTC, SPI）

 

所以分频比为：1：4：8=>由寄存器CLKDIVN

 

  UPLL:

为USB （Host and Device）产生UCLK （48MHz)

 

S3C2440A 电源管理功能

具有4种电源管理模式：

  正常模式

  慢时钟模式

  空闲模式

  掉电模式

 

 

正常模式： 此模式系统功耗最大

  锁相环工作

  为CPU和所有片内外设提供时钟

慢时钟模式：

  锁相环不工作

  CPU等直接使用原始时钟(12MHZ)、或原始时钟的分频工作,此模式工作时钟频率低而使功耗低，并且锁相环不工作也使功耗降低

空闲模式

  停止为CPU提供时钟，CPU不工作（其外设均工作）

  退出方法：任何中断请求可唤醒CPU工作，退出空闲模式

断电模式  此模式功耗最低

  时钟模块断电，除了唤醒电路之外所有部分均不供电系统需分成两部分供电。   

  退出方法：用中断唤醒必须设置外中断

（1）外部中断EINT0---15(唤醒CPU)

（2）实时钟报警中断(唤醒CPU)

 

时钟设置专用寄存器

  S3C2440A中文手册（第7章）

•         MPLLCON

•         UPLLCON

•         CLKCON

•         CLKSLOW

•         CLKDIVN

•         CAMDIVN