FPGA：cyclone II EP2C8Q208C8N
SDRAM:HY57V641620 64MB
FLASH:AM29LV160 16Mb=2MB
AS:EPCS4
晶振：有源50MHz
启动Quartus II 9.0sp2，进入sopc builder
1、添加cpu：
使用nios II/s；不使用硬件乘法器；调试级别Level1；
待添加完sdram和flash时设置Reset Vector和Exception Vector：
Reset Vector：cfi_flash offset:0x0
Exception Vector:sdram offset:0x20
2、添加sdram
Presets:Custom
Data Width:16
Chip Select:1 Banks:4
Row:12 Coloum:8
Cas Latency cycle:3
3、添加cfi_flash
Presets:Custom
Address Width:21 Data Width:8
Setup:40 Wait:160 Hold:40(ns)
4、添加三态桥
三态桥的master连接cfi_flash
5、添加uart
6、添加system id
7、添加定时器
timer_system:32位，周期1ms，全功能
timer_timestamp:32位，周期1us，全功能
8、添加其他外部设备
9、自动分配地址和中断号（一般要手动才满足要求）。
在Top-Level Entity上添加nios2内核，生成一个锁相环为内核提供时钟；
注意flash地址线的连接：
nios2的cfi地址线20:1接至flash的19:0，cfi的0脚接F_ALSB。
AS模式下载配置文件至EPCS4中。
阅读(942) | 评论(0) | 转发(0) |
