向 OpenCores.org 学习什么？

利用Svn 下载opencores资源。URL如下：
*

*表示名称，可以在Details的Name中找到。
如ethernet_tri_mode

 

模块名字可以在中先搜索得到。

从这个社区中，我们可以非常清晰的得到以下图景

   几乎所有人都在用VHDL来进行芯片设计，Verilog/SystemC的用户会少一些。

   几乎所有的模块都有现成的可重用开放资源可以借鉴。

   绝大多数开放的可重用资源都没有达到商用水平。
于是我们的得到以下结论：

  参与可重用开放资源的都是很好的个人，他们对自己的模块设计都达到了相当的水平。

  由于属于业余制作，细节缺乏推敲，很多项目也没有完善，大都属于半成品。

  大多数模块的功能都落后于最新进展2-5年。

 

所以我号召大家向 OpenCores.org 学习，主要是学习他们解决问题的技术实现思路，而不是成果。这是 OpenCores.org 留给我们的最大财富。

但是我们应该在了解完他们解决问题的技术实现思路后，进行我们自己的独立设计，把所有细节都设计好，让设计出的芯片真正达到商用水平。尽管我们最终还会把我们的研究成果返还给开放世界，这就是我们回报世界、体现自身价值的方式