Chinaunix首页 | 论坛 | 博客
  • 博客访问: 1014367
  • 博文数量: 327
  • 博客积分: 9995
  • 博客等级: 中将
  • 技术积分: 4319
  • 用 户 组: 普通用户
  • 注册时间: 2009-05-25 11:21
文章存档

2011年(31)

2010年(139)

2009年(157)

我的朋友

分类: 嵌入式

2010-09-09 16:22:18

DDR3内存访问流程概述
 
阅读(1601) | 评论(1) | 转发(0) |
给主人留下些什么吧!~~

chinaunix网友2010-09-09 17:04:20

  我们都知道,内存在读写操作中,存在着各种延迟(Delay)和潜伏期(Latency),比如常见到的tCL-tRCD-tRP-tRAS这些,但是我们常讨论的这些时序参数,都是发生在对L-Bank(逻辑Bank)的操作中,也就是发生在上面的第2-4步之中。   实际上,还有一个延迟,是发生在第1步和第2步之间的,即在选择一个P-Bank芯片集之后多少时间可以发出具体的寻址的L-Bank/行激活命令,称之为“首命令延迟”,也就是我们今天要讨论的Command Rate。   Command Rate有时被称之为CMD,从前面的描述可以看出,CMD是发生在对内存芯片读写操作之前的,它和内存本身的关系不大,更取决于主板芯片组的设计。和其它时序的单位一样,CMD的单位为时钟周期。显然也是越短越好。但当随着现在内存向高频率高密度高容量发展,内存控制芯片组的负载也随之增加,过短的命令间隔可能会影响稳定性。   在K8出现之前,Command Rate选项一般都不会在BIOS中出现,只能通过一些修改版BIOS对它进行设置。但随着K8内存控制器在功能和兼容性上的完善,Command