module led_water(clk,led);
input clk;
output [7:0] led;
reg [7:0] led;
reg [22:0] buffer;
initial
led=9'b111111111;
always @(posedge clk)
begin
buffer=buffer+1;//每逢时钟的上升沿的时候buffer自动加一
if(buffer==23'd5529630)//直加到buffer达到满足要求的数为止，机起到一个延时让流水灯闪烁的目的
begin
led=led<<1;
if(led==9'b000000000)
led=9'b111111111;
end
end
endmodule
阅读(501) | 评论(0) | 转发(0) |
