Chinaunix首页 | 论坛 | 博客
  • 博客访问: 762235
  • 博文数量: 803
  • 博客积分: 6000
  • 博客等级: 准将
  • 技术积分: 5015
  • 用 户 组: 普通用户
  • 注册时间: 2008-10-28 10:29
文章分类

全部博文(803)

文章存档

2011年(1)

2008年(802)

我的朋友

分类:

2008-10-29 11:30:08


  一. 摘要
  在许多用于电信、和数据网络的系统总线方案中,芯片设计师面临着必须为多种接口提供支持的发展趋势,以满足当前和未来的互连要求。这一点对于广泛应用于上述领域中的高速微处理器等设备来说尤为明显。设计中选用内部数据表示法和外部总线驱动器的特性,将有助于向多种系统总线演进。本文探讨了几种主导总线接口的特性,包括PCI、PCI-X、PCI-Express、HyperTransport、并行RapidIO和串行RapidIO,将它们进行了逻辑和物理层面的对比。比较的逻辑属性包括字段长度、信息语义和所支持的服务质量。通过比较,我们认为内部接口表示法适合支持其中任一接口。文中对物理总线属性和总线的拓朴结构也进行了比较,而且体现了PHYsolutions灵活的特性。本文还对应用于连网空间的互配场景进行了讨论。
  
  二. 简介
  最近出现的几种互不兼容的通用系统互连方式为芯片供应商创造了机会,同时也带来了困难。在本文中,我们将对几种系统互连方式的属性进行分析,并集中于对电信和数据连网的要求。通过认识这些互连方式之间所共有的逻辑和物理属性,我们可以制定具有简单设计和互配性能的实施方案。
  
  我们认为,新兴的系统互连方式包括PCI-Express、HyperTransport和RapidIO。为便于比较,我们还对PCI和PCI-X总线进行了研究。这些新兴的互连方式在很大程度上提供了类似的能力,但是由于它们在逻辑层、数据链接层和物理层上均有所不同,因此互不直接兼容。由于这些互连方式和总线的应用领域并未清晰地划分,因此可能会根据客户的体系结构和设计选择,要求电信和数据通讯芯片对任一方式提供支持。对于既需要访问控制层面也需要访问数据层面的通信、且广泛部署于各种体系结构中的微处理器器件来说,这一点尤为明显。
  
  芯片设计师们必须时刻将这些要点牢记在心,以应对在互操作性方面的要求。为此可以采用的策略包括:
  · 桥接,用一个外部器件执行通信和物理转换;
  · 可灵活配置的接口,用一个能够进行配置的器件来支持一种以上的互连方式或总线;
  · 一个器件拥有多种型号,芯片制造商根据需要发布芯片来支持不同的接口。
  
  互配的范例如下所示。在这一示例中,一个高速内置微处理器拥有一个并行HyperTransport(HT)互连,经过优化后具有低延迟现象和高带宽的特点。通过PCI-Express(PCI-Ex)或RapidIO(RIO)通信,采用一个并行转串行的桥接将该处理器连接至一个串行背板。
  
 

  桥接和其它互配策略可以通过明确这些互连和总线间的核心功能来进行简化。在有些情况下,接口参数可以选择,以便将逻辑和物理层的差异降至最低,以此简化和降低不同互连之间达到互操作的成本。
  
  这些系统总线和互连的通用特性如表1所示。在这些接口中,PCI总线是一种完善的具有中等性能的通用总线。PCI总线自从在个人计算机业界出现以来,就广泛应用于许多通信中的控制层面和低端数据层面的应用和其它内置应用中。PCI-X是PCI总线的拓展,遵循了PCI总线的主要结构,但在逻辑和电气方面有所增强,有助于减少在带宽和效率方面的限制。但是,在高速处理器中,PCI-X受限于其点对点的总线类型,这是由于PCI所定义的电气连接不支持高速共享总线配置。虽然PCI-X广泛应用于,但却无望在通信平台中获得主导地位,而通信平台无需对PCI总线进行全面向下兼容。
  
  
表1:互连和总线的通用特性

  
 

  相比而言, PCI-Ex、HT和RIO包含一系列新型的系统互连,可能会引起电信和数据通信供应商的兴趣。这些互连设计采用了具有灵活性和良好分层的逻辑结构、可扩展的带宽、以及具有高速和高效引脚的差别化输入/输出。这些特性使它们成为内置应用,如通信和数据通信应用的候选方案,而通信和数据通信的要求包括高带宽、在最小的延迟内发送各种类型的数据、以及范围从芯片至芯片到背板的配置。
  
  图1所示为代表这些互连中的一种端点实现方式。PCI-Ex、HT和RIO的分层十分清晰,在很大程度上遵循了类似的结构;并根据相应的交易层、数据链接层和物理(PHY)层来制订结构的实现方式。在图1中,通向应用层的FIFO接口将交易层分组数据包在终点应用层与互连块之间进行传输。在互连块内,采用了交易层信息如报头CRC纠错和序列编号,以及数据链路流的控制。在物理(PHY)层,分组数据包被转换成一个字节或位序列 ,然后进行编码和其它操作。
  

  
图 1 互连块结构图

  
  通常这些互连之间的交易层语义相当简单,可以通过将其与系统互连接口的逻辑参数进行限制,对应用客户提供的接口细节进行隐藏。在物理(PHY)层, PCI-Ex总线和串行RIO总线均使用了基于SERDES的接口。HT和并行RIO采用了一种类似的并行数据总线、分离的时钟信号和不同的电气信号。
【责编:admin】

--------------------next---------------------

阅读(433) | 评论(0) | 转发(0) |
给主人留下些什么吧!~~