Chinaunix首页 | 论坛 | 博客
  • 博客访问: 1228256
  • 博文数量: 699
  • 博客积分: 6000
  • 博客等级: 准将
  • 技术积分: 4970
  • 用 户 组: 普通用户
  • 注册时间: 2008-10-15 13:45
文章分类

全部博文(699)

文章存档

2011年(1)

2008年(698)

我的朋友

分类:

2008-10-15 13:51:26

       从非常简单的消费类音/视频播放器到在专业制作环境中使用的高度复杂的音视频捕捉、编辑和回放系统,多媒体设备或系统的应用范围非常广泛。人们在实现这类应用系统时会使用特殊应用标准产品(ASSP)、专用数字信号处理器(DSP)、RSIC处理器和可编程逻辑等多种类型的技术。这些技术有各自的独特优势和局限性。

       可编程逻辑的好处是灵活性高,易于扩展,可以采用可重配置技术进行多媒体信号处理。由可编程逻辑构成的典型模块有乘法器、器、接口和时钟电路(如PLL)。这些模块具有可扩展性,能够适应从简单到复杂的各种多媒体处理系统。把繁重的计算工作交给FPGA协处理器,由一个DSP器件和一个FPGA(而不是多达8-10个DSP器件)构成的FPGA高清方案具有更高的性价比。

       视频和DSP模块

       创新的消费类需求,如1080p高清电视、多媒体家庭网关、高带宽效率的机顶盒解码器,一直在推动视频和图像处理应用快速向前发展。低成本FPGA(如Cyclone III系列)的优点是能以ASIC的价格提供DSP性能、高度灵活性和更快的上市速度。Cyclone III系列中成本最低的是EP3C5器件,它拥有的乘法器和逻辑资源足以在HDTV 1080p视频应用中完成实时7x7像素滤波功能。面向更高端产品的Stratix III FPGA中所包含的DSP模块可以提供600MHz以上性能的18x18乘法器。Stratix III DSP模块还能以9x9、36x36和新的12x12模式支持可变比特宽度。该DSP模块可以为每个18x18乘法器提供两个9x9或一个半12x12乘法器。如图1所示,级联模式可以把一个DSP模块的输入传送到下一级,进而实现更为卓越的整体性能。Stratix III FPGA的逻辑和器结构还针对DSP应用进行了优化,可以用MLAB模块构成抽头延迟线,用ALM(自适应逻辑模块)中的快速3输入加法器构成高效快速的加法器树。

图1:采用级联模式的Stratix III DSP模块。

图1:采用级联模式的Stratix III DSP模块。

        随着图像捕捉、显示器分辩率、高级压缩技术和视频智能方面不断取得重大进展,视频应用所要求的处理带宽也在不断增长。而标准的快速变化和更高的分辨率也促使设计者远离现成技术。用可编程逻辑实现的模块化可编程视频和图像处理方案具有性能高、灵活、升级方便、开发成本低等优点,当产品成熟和生产批量攀升时,可编程逻辑还可提供转移到更低成本的途径。

        FPGA内部的嵌入式数字信号处理知识产权(IP)可以作为单独的系统方案,也可以与标准的数字信号处理器一起作为协处理器使用。与标准的数字信号处理器相比,FPGA的主要优点是内建有高水平的并行处理机制,如图2所示。而专用的RISC处理器无法满足许多视频和成像应用的所有处理要求。

图2:DSP和FPGA并行处理方案的对比。


图2:DSP和FPGA并行处理方案的对比。

       由于可以把繁重的计算任务交给FPGA协处理器来完成,FPGA方案改善了性价比,见图3。例如,同使用多达8个到10个DSP器件的方案相比,用一个DSP器件和一个FPGA实现的高清方案成本效益更高。ASSP无力支持快速改变和不断发展的视频和成像标准。由于可以方便地通过升级来支持更高的分辨率和最新引入的视频标准,FPGA可以用作视频方案的通用平台。

图3:DSP与用作协处理器的FPGA一起使用。

图3:DSP与用作协处理器的FPGA一起使用。

       FPGA的可重新编程能力也消除了设计过时的风险。ASIC需要较长的开发时间,基于ASIC的方案不能像FPGA方案那样方便高效地进行修改。FPGA缩短了上市时间,消除了NRE(非重复工程)成本,可以通过实时改进来支持新兴的标准、新的功能要求或对竞争者发布的新功能做出回应。

  

[1]   

【责编:Luzi】

--------------------next---------------------

阅读(340) | 评论(0) | 转发(0) |
给主人留下些什么吧!~~