分类：
2008-10-15 13:51:05
随着FPGA向低成本、低功耗、高性能方向发展，其I／O引脚大多采用微间距TOFP或BGA封装工艺，因而使引出多种内部信号的I／O引脚以及FPGA的验证工作变得非常困难，同时FPGA的验证和调试耗时占总开发时间的50％以上。
在验证和调试系统时，传统上是把信号线引到I／O引脚，然后采用示波器、逻辑分析仪或总线分析仪进行测量和分析。由于这些设备相当昂贵，而且调试时又需要许多连线夹，因此一不小心就会烧坏器件或电路板。
伴随着EDA 工具的快速发展，Altera公司在QuartusⅡ软件中开发出一种调试工具SignalTapⅡ，它是基于逻辑分析核的逻辑分析仪，不仅具备普通逻辑分析仪的触发、数据采集和功能，还可访问FPGA器件内部的所有信号和节点，除Altera公司开发的这种嵌入式逻辑分析仪外，其他主流FPGA公司，如 Xilinx、Lattice、Actel等也有相似技术，其中最具代表性的是Xilinx公司的ChipScope Pro工具，它是专为Xilinx FPGA系统内的凋试而设计的。Chip-Scope Pro核心集成在FPGA中，支持所有XiLinx FPGA系列，并通过标准的JTAG端口提供实时的调试和验证能力。
2 SignalTap II原理
SignalTap II嵌入逻辑分析仪是专门用于Quartus II设计软件中的第二代系统级调试工具。对于嵌人式逻辑分析仪内核(知识产权IP核)插入FPGA的设计，同时提供触发功能和功能。在FPGA运行过程中，满足触发条件时SignalTaPⅡ将启动采样并储存数据，采样数据不断刷新片内存储器内容。SignalTapⅡ通过线ByteBlasterⅡ，将捕获到的信号数据从器件的RAM资源载至QuartusⅡ开发环境，以实时显示波形。这样就能使开发者在整个设计过程中，以系统级的速度来观察硬件和软件的交互作用。
目前，SignalTapⅡ逻辑分析仪可以支持的器件系列有：Cyclone、CycloneⅡ、Cyclone Ⅲ、APEXTⅡ、APEX 20KE、APEX20KC、APEX20K、Excalibur、Mercury、Stratix GX、Stratix、StratixⅡ、Stratix Ⅲ等。
3 SignalTapⅡ使用方法
使用SignalTapⅡ的一般程序是：设计人员在完成设计并编译工程后，建立SignalTap Ⅱ(.stp)文件，并加入工程、配置STP文件、编译并没计到FPGA、在Quartus Ⅱ软件中显示被测信号的仿真波形。
设置SignalTapⅡ文件的基本流程如下：
(1)设置采样时钟。决定了显示信号波形的分辨率，根据Altera公司的建议最好使用全局时钟，而非门控时钟，否则会使采样时钟处于不能准确反映设计数据的状态。
(2)配置采样深度，确定RAM的大小。用户可指定要观测数据的采样点数，即数据存储深度。
(3)设置buffer acquisition mode。包括循环采样存储和连续采样存储两种模式。图1给出STP参数配置过程。
(4)触发级别。SignalTapⅡ是支持多触发级的触发方式，最多可支持10级触发。在多级触发中，SignalTapⅡ首先对第一级触发模式进行触发；当第一级触发表达式满足条件，结果为TRUE时，SignalTapⅡ对第二级触发表达式进行；依次类推，直到所有触发级均完成测试，并且最后一级触发条件为TRUE时，SignalTapⅡ开始捕捉信号状态。
(5)触发条件。可以设定复杂的触发条件用以捕获相应的数据，以协助调试设计。当满足触发条件时，在SignalTapⅡ时钟的上升沿采样被测信号。
(6)设置被测信号。在SignalTapⅡ逻辑分析仪窗口，双击鼠标左键，弹出的Node Finder对话框，在filter中选择要加人STP文件的节点或总线。图2所示给出了待测信号及触发设置。
完成STP设置后，加载SAM对象文件(.sof)，在Device列表中选择目标器件，点击Program Device图标进行器件编程，点击Run Analysis进行采集、分析数据，如图3所示。
4 实例分析
现以FT245BM型USB与EP2C8 0208C8N型FPGA间的简单通信为实例，具体说明如何采用SignalTapⅡ验证FPGA的设计。其顶层设计文件如图4所示。
[1]
