引言 用于以太网供电的IEEE 802.3af标准为以太网拓展了一个新的领域。802.3标准的大多数增补均以改善以太网的数据传输能力为着眼点。以太网供电（即PoE）并未提高以太网的数据传输能力，但它实现了DC功率与10/100/100Mbps数据的传输。对于那些拥有以太网设备设计经验的工程师们来说，PoE所带来的一组独特的问题和崭新的思维方式或许是他们所不熟悉的。
本文将重点介绍PoE所固有的诸多难题，并引导读者对802.3af标准中的某些缺陷、弱点和空白点有一个大致的了解。简要地说，PoE链路允许一个受电设备（PD）从供电设备（PSE）吸取高达12.95W的功率。PoE链路或端口受控于PSE，PSE通过在对端口实施供电和监视之前进行检测和分级来识别PD（ICUT、ILIM和断接）。PoE的许多负担都是由PSE来承载的。它必须完美无缺地完成检测和断接，否则老式设备就将受损。如果PSE未能适当地完成分级、功率输送和监视，则会导致间歇故障和不稳定现象的发生。PSE并不能控制一切；当其施加电源时，它便只能依靠PD来遵循标准的要求，在不引发振荡的情况下接通以及不吸取超出需要的功率。由于这两种类型的设备必须相互合作，因此PD和PSE的设计师都应当同时从两种设备的角度来考虑以下问题。即使在可以采用PoE专用集成电路的情况下，系统设计师也不能忽视这些问题。PD和PSE接口控制器IC并非天生就是一样的，即使是最佳的芯片也无法解决电路板级和系统级问题。
布线基础知识 在研究PoE的复杂性以及有可能招至麻烦的细微区别之前，需要避免犯以下这样一些简单的错误。
在PSE和PD上均必须对共模终端进行AC耦合，否则它将干扰PoE检测。终端可以采用额定电压为200V的0.1 F电容器，但是，该网络开始生效的 3dB点靠近20KHz（而不是1KHz）。
凭借PoE，那些曾经只能传输数据和几毫安电流的导线和电路板走线现在可以传输高达450mA电流的功率，应考虑将组件彼此较为靠近地放置，并使用较宽的走线。 有些以太网磁性组件有可能与PoE不兼容（即使它们引出了中心抽头亦是如此），这是因为它们不能处理PoE的DC电流，而且磁性组件会发生饱和或过热现象。
一个与共模终端相串联的共模扼流圈可起到隔离该终端的作用。
两个端口公用一个共模扼流圈将使这两个端口相互耦合，并且达不到限制每个端口的共模电流的目的。代之以如下做法：扼流圈仅控制两个端口的共模电流之和，并在两个端口的共模电压之间起一个变压器的作用。PoE依靠共模电流来传送功率；除了接通和关断瞬变之外，故障条件也会引起较大的瞬变。如果两个端口公用一个共模扼流圈，则所有这些瞬变就会被从一个端口耦合至另一个端口。
检测 检测可防止老式设备遭受PoE的48V输出的损坏，而且是建立一个PoE连接的第一步，因此，它是PSE最为重要的职责所在。如果未能进行正确的检测，则PSE的所有其它方面都将是毫无用处的。PSE控制器IC的检测电路不应由于噪声、偏移、连接松动或复数阻抗的影响而错误地发现一个PD。由于25K 的特征电阻是通过最长可达100m且不具备共模噪声抑制能力（双绞线电缆线路往往拥有该优势）这一有利条件的电缆来测量，所以，对外部噪声的耐受和抑制特性是至关重要的，至电缆的电感耦合会引发幅度与被测信号幅度接近的噪声。
分级和功率分配 在分级期间，PSE必须维持一个15.5V至20.5V之间的输出，这样它就能够测量PD的分级特征并确定PD所需功率的大小。一个不良的分级测量结果或错误的功率分配方案都有可能使PSE过载并导致整个PoE网络失效。
有些PSE控制器对采用一个低压降（LDO）电路结构来把功率转换至端口的MOSFET进行了重用，以便对来自PSE的48V电源的分级电压进行调节。然而，LDO对其负载阻抗非常敏感而且难以对其进行补偿。分级是一种特别难以稳定的LDO电路，原因是以太网电缆在LDO与其负载之间插入了电感；此外，旁路电容必须小于0.52 F。当一个PSE控制器IC采取这种方法时，系统设计师必须非常谨慎地遵循IC供货商的建议，但这仍然无法确保稳定性。
对于分级稳定性而言，最大的不利因素也许就是PD。802.3af标准只要求PD吸收电流与5级当中的一级相符。在端口电压进入14.5V至20.5V的分级范围之前，一个PD有可能仅吸收非常小的电流。此时，PD可以闭合一个开关并立即对该端口施加高达44mA（4级）的负载电流。这种负载阶跃有可能导致端口电压过冲至分级范围之外，甚至达到48V ， 因此PD 将关断其分级电流，直到PSE重新将其输出置于受控状态之下为止，如此循环往复。当PD施加其分级电流时，PD设计师应对电流增加的速率加以限制。
除了PD接通其分级电流时的转换速率或di/dt之外，PD的I-V曲线很大的一部分也未做规定。标准未对检测（10.1V）与分级（14.5V）之间以及分级（20.5V）与上电（30V）之间的PD电流做任何规定。一个在技术上符合该标准的PD在该电压范围内是不能吸收电流的。有些PD控制器IC在这些区域中吸收非常小的电流，因而有引发互操作性问题的危险。由于电源刚刚关断不久，而且不要求PSE对端口自动放电，因此可假设端口电压接近48V。在30V以上，PD将接通，并且其负载电路将迅速地把端口放电至30V。在30V的电压条件下，PD必须关断。如果它不继续吸收一些电流，则端口电压能维持在30V左右，从而导致永远也检测不到PD。在标准未予规定的这两个区域，本文作者建议PD应大致保持在这些限制范围之内：PD吸收的电流应大于25K 电阻器所吸收的电流，而小于其分级特征所吸收的电流。对于分级特征电流或许为0mA的0级（class 0）PD而言，这意味着什么呢？一个简单的回答是：不要构建一个0级PD。
分级是任选的。在对PD供电之前，PSE无需对它们进行分级；0级允许PD不参与分级。然而，客户却希望进行分级，因为未分级的设备会浪费功率，从而蒙受经济损失。分级提供了三个功率电平，处于对应分级中的PD保证绝不超过这些功率电平。由于知道2级（class 2）PD将永远不会需要超过7W的功率，因而可将一个24端口PSE设计成从一个180W电源向24个2级PD供电。而如果未进行分级，则相同的电源便只能够为180 15.4 = 11个PD供电了。
尽管分级能够更好地利用PSE的可用功率，但是，相对效率而言，802.3af标准仍然更加注重可靠性。PSE绝不能够使其自身处于过载状态。为此，该标准强制规定了一个名为"功率分配" 的功率核算与储备方案，作为防止发生过载的主要方法。当一个PSE向一个PD施加功率时，不管该PSE的其它端口上发生了什么事情，它都将保证这一功率。PSE能为其供电的所有PD储备分级相适应的功率，并将总储备功率保持在其电源的供电能力之下。这样，PSE便能够始终拥有满足PD需求的足够功率。
上电 接通电源是对一个PD设计的真正考验，因为PD必须防止发生端口电压振荡。当端口电压为30V～42V时，PD必须接通，这往往意味着需要将一个庞大笨重的旁路电容器连接至端口。大电容器与PSE的电流限值共同作用的结果会导致端口电压降至30V以下，甚至降至0V。如果PD因为端口电压下降的缘故而关断，那么它将开始在接通与关断这两种状态之间来回转换。PD设计可通过对其电流不加限制的做法来预防在接通与关断之间的转换，以使端口电压维持在供电范围之内或者PD可以允许的电压降，但能够在一段有限的时间里维持其供电状态（这不受端口电压的影响）。大多数商业化的PoE PD控制器采取的是把电流限制与使PD的接通电压和关断电压相分离这两者结合起来使用的方法。例如，凌特（Linear Technology）公司的LTC4257就采用了一个350mA（典型值）的电流限值（这低于PSE的400mA～450mA输出电流），并且在接通与关断之间具有9V的迟滞。电流限制能够防止端口电压发生显著下降，而迟滞则可确保PD在发生较小幅压降的情况下保持接通状态。LTC4257还具有一种电源良好（Power Good）功能，用于指示负载被充电至端口电压。采用一个电源良好指示器来使其它负载失效，能够以尽可能快的速度对旁路电容器进行充电，这样PD便可以在上电之后50ms的时间里满足其分级功率和电流限值的要求。DC/DC转换器往往会因为吸收较多的电流而使其输入电压有所下降，因此，应在电容器充电完成之后再启动它们，这一点尤为重要。
对于PSE来说，通过向一个端口供电可测试其用于控制端口电流的MOSFET功率处理能力。该MOSFET在大多数时间里都处于完全接通或关断的状态，并且功耗极低（或者根本不消耗功率），因而诱使设计师采用小型器件。然而，在该MOSFET对端口电流实施限制的50ms～75ms时间里，其功耗却有可能高达25.7W。因此，使该MOSFET保持在其工作区（SOA）之内会是一个棘手的难题。有些PSE还由于在同一个封装内集成了多个MOSFET的缘故而使这一问题变得更加复杂。采用交错法来解决该问题能在每个端口的接通之间引发长达1分钟（或更久）的冷却延迟。PSE能够采用折返来减小MOSFET的温升。当端口电压低于30V时，802.3af标准允许一个低至60mA的端口电流限值。这可以把MOSFET的功耗降至3.4W（当端口电压为0V时）和12.2W（当端口电压为30V时），于是，PSE便可使用体积较小、价格较便宜的MOSFET。
和所有的电源一样，电容器也是PSE的一个关键组件：大数值的电解电容器用于处理负载电流浪涌，而小数值的低串联电阻（ESR）电容器则用于抑制高频扰动。802.3af标准中包含每个PSE输出都必须满足的特定纹波要求。不管与其它端口相连接的PD的工作特性如何，PSE都必须遵循这些要求。视其48V电源的响应时间的不同，一个PSE将在每个端口上需要50 F至300 F的电容。每个端口应在其输出端上具有0.1 F至0.52 F的电容CPSE。为了确保高频稳定性，该局部旁路电容器应具有低ESR。应该知道，并非所有的电容器生来就是完全相同的，当把高电容压缩到一个纤巧型封装之中时，难免需要进行一些权衡取舍。
断电
【责编:admin】
--------------------next---------------------
