Coo1Runner-Ⅱ器件实现地址解码/总线接口逻辑
首先，8051将地址送上地址总线。当ALE_N有效时，状态机转入ADDR DECODE状态。开始对地址进行解码，并判断当前CPLD是不是被寻址的设备。如果地址匹配，则会有如下两种操作过程。
(1)WR_N=0(写)：8051撤销 ADDR_DATA总线上的地址信息，将待写数据送上ADDR_DATA，总线，状态机进入DATA_TRS状态。在该状态，ADDR_DATA总线上的数据被锁存到SPI内相应寄存器。当WR_N=1时，状态机进入END_CYCLE状态。
(2)RD-N=0（读）：8051三态ADDR_DATA总线，SPI被寻址寄存器的数据送上ADDR_DATA，总线． 8051锁存ADDR_DATA｀总线上的数据，之后RD_N无效，状态机进入END_CYCLE状态在END_CYCLE状态，CPLD将驱动ADDR_DATA总线为三态。
8051通过驱动ALE_N为高，使状态机进入IDLE状态。
本文可能所用到的IC型号：
阅读(159) | 评论(0) | 转发(0) |
