流程图中红色部分是需要我们自己设置的，即写相应的寄存器
目前实验室使用的板子：
慢时钟32.768K，主振频率18.432M
CKGR_PLLAR设置为DIV=4，MULA=38，PLLA输出时钟为18.432/4*(38+1)=179.712MHz
CKGR_PLLBR设置为DIV=14，MULA=72，PLLB输出时钟为18.432/14*(72+1)=48.054857MHz
PLLBR主要是为了给USB提供48M的时钟。
PMC_MCKR设置CSS=2（选PLLA时钟179.712MHz)，PRES=0(不分频)，MDIV=2（MCK=1/3PCK）
arm9才有MDIV域。
MCK=179.712/3=59.90400M
阅读(1190) | 评论(1) | 转发(0) |
