全部博文（668）
分类：
2008-05-30 09:07:01
3、前置CAS、附加潜伏期与写入潜伏期
前置CAS（Posted CAS）是为了解决DDR内存中指令冲突而设计的功能。它允许CAS信号紧随RAS发送，相对于以往的DDR等于将CAS前置了。这样，地址线可以立刻空出来，便于后面的行有效命令发出，避免造成命令冲突而被迫延后的情况发生，但读/写操作并没有因此而提前，仍有要保证有足够的延迟/潜伏期，为此，DDR -Ⅱ引入了附加潜伏期的概念（AL，Additive Latency），与CL一样，单位为时钟周期数。AL+CL被定义为读取潜伏期（RL，Read Latency），相应的，DDR-Ⅱ还对写入潜伏期（WL，Write Latency）制定了标准，WL是指从写入命令发出到第一笔数据输入的潜伏期，不要将它和tDQSS弄混了，后者是指DQS而不是数据。按规定，WL= RL-1，即AL+CL-1。
在没有前置CAS功能时，对其他L-Bank的寻址操作可能会因当前行的CAS命令占用地址线而延后，并使数据I/O总线出现空闲，当使用前置CAS后，消除了命令冲突并使数据I/O总线的利率提高（上图可点击放大）
设置Posted-CAS后，必须附加潜伏期以保证应有延迟，此时读取潜伏期（RL）就等于AL+CL，从中可以看出AL的值为CL+tRCD-1
DDR-Ⅱ中CL最低值为3，最高为5，并且不再有x.5的设计，而AL值则为0-4。当AL设为0时，前置CAS无效，即为传统DDR模式的操作。不过前置CAS在解决命令冲突的时间也带来了新的问题——在背靠背式读取时，仍将经过AL+CL的潜伏期才能读取数据，比传统的只有CL相比，读取的延迟反而增加了。因此，AL=0是默认设置，只有在那些读写命令非常频繁的操作场合，才建议启动前置CAS功能（如服务器等），对于台式机用户，前置CAS的优点不足以抵消其带来的不利影响。
由于有了AL，在同一行中进行再读取时，在CL的基础上仍将增加AL造成的延迟，从而影响了性能
三、 DDR-Ⅱ未来发展与DDR-Ⅲ
1、 DDR-Ⅱ 的发展计划
虽然目前多家厂商都推出了DDR-Ⅱ内存芯片，但从DDR官方组织JEDEC方面得到的信息表明，距离DDR-Ⅱ内存大规模上市还很遥远，2004年才会是DDR-Ⅱ普通的阶段。而由于三星、南亚与Micron公司的大力推广，这期间JEDEC很可能会接受DDR-400标准，目前的争执主要在于能否在 DDR-I的体系下保证DDR-400的可靠性。对此（成为JEDEC正式标准），三星与南亚公司都表示了很强的信心。笔者认为，DDR-400应该会获得认可，毕竟市场上是有需要的，而让市场去等一年的时间迎接DDR-Ⅱ 400似乎并不现实。不过，多通道技术在DDR领域里的普及，可能也会改变JEDEC对认证DDR-400的想法，但关键要看多通道的性价比能不能填补这一空档，否则DDR-400就是一个最佳的选择（在完整/进阶版完稿之后又传来了Intel准备支持DDR-400的消息，可见DDR-400的前途）。
三星公司展示的DDR-333（下）与DDR-400（上）内存模组（点击放大）
三星是DDR-400的主推厂商，但请注意DDR-400的电压变化，它可能是引起兼容性问题的根源之一
也由于多通道的出现，市场上对DDR-Ⅱ的渴望也并不大，毕竟它与同频的DDR-I内存的带宽一样。而从上文可以看出，DDR-Ⅱ相对于DDR-I的不同设计很多都集中在了如何在更高的工作（时钟）频率下保证数据的可靠。只有当DDR-Ⅱ依靠自身的特有功能与设计来获得更高的时钟频率时，再配合多通道，才会真正拉开与DDR-I的距离，那时也就是DDR-Ⅱ普及的开始。但笔者预测DDR-Ⅱ 400将像DDR-200一样，注定是一个一出生就过时的标准，DDR-Ⅱ至少要从533开始流行。不过在目前情况下，我们还不必太在意DDR-Ⅱ的进展情况，说句实话，它离我们还很远。今天的介绍只是让大家对其有一个大概的了解。
