主要可以从这几个方面入手：
1、使用fast CPU类型。
2、提高系统主频。
3、优先在SRAM中运行程序，SDRAM次之，最后选择FLASH中运行。
4、使用片内RAM作为数据缓冲，片外SRAM次之，最后选SDRAM。
5、IO数据传输尽可能采用DMA。
6、对能并行处理的数据考虑使用多CPU协同处理。
7、典型算法做成用户指令，有256条可以做，足够你用的。
8、能用HDL模块来完成工作吗？能，就用HDL模块做成外设来完成吧
9、采用C2H。
我在将50MHZ晶振经PLL倍频到100MHZ后，连接到Nios II系统，系统无法运行，而在PLL输出端经过一个非门的Buffer后再到Nios II系统，系统才能正常运行，不知道为什么PLL输出的时钟信号不能直接驱动Nios II系统？
阅读(3079) | 评论(0) | 转发(0) |
