Chinaunix首页 | 论坛 | 博客
  • 博客访问: 111892
  • 博文数量: 41
  • 博客积分: 2535
  • 博客等级: 少校
  • 技术积分: 445
  • 用 户 组: 普通用户
  • 注册时间: 2006-12-19 08:50
文章分类
文章存档

2011年(2)

2010年(6)

2008年(7)

2007年(25)

2006年(1)

我的朋友
最近访客

分类: 嵌入式

2010-02-09 22:29:47

Top-level design entity "TestLed" is undefined
..............................................
看到论坛及Baidu上经常用问这个问题的。其它只是个小小的错误。
我在学FPGA的时候也遇到过。
如果你用的是Verilog DHL,那么请将你的module名称改成跟
工程名称一样的。(大小写也要一样)
阅读(1485) | 评论(0) | 转发(0) |
给主人留下些什么吧!~~