信号完整性

信号完整性问题信号完整性（Signal Integrity，简称SI）是指在信号线上的信号质量。主要的信号完整性问题包括反射、振铃、地弹、串扰等。差的信号完整性不是由某一单一因素导致的，而是板级设计中多种因素共同引起的。

反射

源端与负载端阻抗不匹配会引起线上反射，负载将一部分电压反射回源端。如果负载阻抗小于源阻抗，反射电压为负，反之，如果负载阻抗大于源阻抗，反射电压为正。布线的几何形状、不正确的线端接、经过连接器的传输及电源平面的不连续等因素的变化均会导致此类反射。

振铃
　　信号的振铃（ringing）和环绕振荡（rounding）由线上过度的电感和电容引起，振铃属于欠阻尼状态而环绕振荡属于过阻尼状态。信号完整性问题通常发生在周期信号中，如时钟等，振铃和环绕振荡同反射一样也是由多种因素引起的，振铃可以通过适当的端接予以减小，但是不可能完全消除。

地弹
　 在电路中有大的电流涌动时会引起地弹，如大量芯片的输出同时开启时，将有一个较大的瞬态电流在芯片与板的电源平面流过，芯片封装与电源平面的电感和电阻会引发电源噪声，这样会在真正的地平面（0V）上产生电压的波动和变化，这个噪声会影响其它元器件的动作。负载电容的增大、负载电阻的减小、地电感的增大、同时开关器件数目的增加均会导致地弹的增大。

串扰
　　振铃和地弹都属于信号完整性问题中单信号线的现象（伴有地平面回路），串扰则是由同一PCB板上的两条信号线与地平面引起的，故也称为三线系统。串扰是两条信号线之间的耦合，信号线之间的互感和互容引起线上的噪声。容性耦合引发耦合电流，而感性耦合引发耦合电压。PCB板层的参数、信号线间距、驱动端和接收端的电气特性及线端接方式对串扰都有一定的影响。

常见的信号完整性问题
　　表1列出了高速电路中常见的信号完整性问题与可能引起该信号完整性的原因，并给出了相应的解决方案。

问题	可能原因	解决方法	变更解决方法
过大的上冲	终端阻抗不匹配	终端端接	使用上升时间缓慢的驱动源
直流电压电平不好	线上负载过大	以交流负载替换直流负载	使用能提供更大驱动电流的驱动源
过大的串扰	线间耦合过大	使用上升时间缓 慢的主动驱动源	在被动接收端端接, 重新布线或检查地平面
传播时间过长	传输线距离太长, 没有开关动作	替换或重新布线, 检查串行端接	使用阻抗匹配的驱动源,变更布线策略

　 表 1 常见信号完整性（SI）问题及解决方法

使用IBIS模型
　　如何在PCB板做板之前分析验证板级信号完整性（SI）问题，是设计成功的关键。这就需要用于SI分析的包含各种参数的准确模型。大多数SI分析工具都可将PCB板作为板材料和布线几何形状的函数进行分析计算，但是得到一个能够反映板上元件、连接器、电缆等器件的好模型却相对较难，IBIS模型可以帮助设计者在存在SI约束的设计中获取准确原信息以进行分析和计算。
　　 IBIS（Input/Output Buffer InformationSpecification）模型是一种基于V/I曲线的对I/O BUFFER快速准确建模的方法，是反映芯片驱动和接收电气特性的一种国际标准，它提供一种标准的文件格式来记录如驱动源输出阻抗、上升 /下降时间及输入负载等参数，非常适合做振铃和串扰等高频效应的计算与仿真。IBIS规范最初由一个被称为IBIS开放论坛的工业组织编写，这个组织是由一些EDA厂商、计算机制造商、半导体厂商和大学组成的。IBIS的版本发布情况为：1993年4月第一次推出Version1.0版，1994年6月在San Diego 通过了 Version 2.0版，同年12月升级为Version2.1版，1995年15月其Version2.1版成为ANSI/EIA-656标准，1997年6月发布了Version3.0版，同年9月被接纳为IEC62012-1 标准,1998年升级为Version3.1版，1999年1月推出了当前最新的版本Version3.2版。
　　 IBIS本身只是一种文件格式，它说明在一标准的IBIS文件中如何记录一个芯片的驱动器和接收器的不同参数，但并不说明这些被记录的参数如何使用，这些参数需要由使用IBIS模型的住址工具来读取。欲使用IBIS进行实际的仿真，需要先完成以下四件工作：
　　　　（1）获取有关芯片驱动器和接收器的原始信息源；
　　　　（2）获取一种将原始数据转换为IBIS格式的方法；
　　　　（3）提供用于仿真的可被计算机识别的布局布线信息；
　　　　（4）提供一种能够读取IBIS和布局布线格式并能够进行分析计算的软件工具。
　　IBIS提供两条完整的V-I曲线分别代表驱动器为高电平和低电平状态，以及在确定的转换速度下状态转换曲线。V-I曲线的作用在于为IBIS提供保护二极管、TTL图腾柱驱动源和射极跟随输出等非线性效应的建模能力。由上可知，IBIS模型的优点可以概括为：
　　· 在I/O非线性方面能够提供准确的模型，同时考虑了封装的寄生参数与ESD结构；　 · 提供比结构化的方法更快的仿速度；
　　· 可用于系统板级或多板信号完整性分析仿真。可用IBIS模型分析的信号完整性问题包括：串扰、反射、振铃、上冲、下冲、不匹配阻抗、传输线分析、拓扑结构分析。IBIS尤其能够对高速振铃和串扰进行准确精细的仿真，它可用于检测最坏情况的上升时间条件下的信号行为及一些用物理测试无试无法解决的情况；
　　　 · 模型可以免费从半导体厂商处获取，用户无需对模型付额外开销；
　　　 · 兼容工业界广泛的仿真平台。

新一代的EDA信号完整性工具主要包括布线前 /布线后SI分析工具和系统级SI工具等。使用布线前SI分析工具可以根据设计对信号完整性与时序的要求在布线前帮助设计者选择元器件、调整元器件布局、规划系统时钟网络和确定关键线网的端接策略。SI分析与仿真工具不公可以对一块PCB板的信号流进行分析，而且可以对同一系统内其它组成部分如背板、连接器、电缆及其接口进行分析，这就是系统级的SI分析工具。针对系统级评价的SI分析工具可以对多板、连接器、电缆等系统组成元件进行分析，并可通过设计建议来帮助设计者消除潜在的SI，问题它们一般都包括IBIS模型接口、2维传输线与串扰仿真、电路仿真、SI分析结果的图形显示等功能。这类工具可以在设计包含的多种领域如电气、EMC、热性能及机械性能等方面综合考虑这些因素对SI的影响及这些因素之间的相互影响，从而进行真正的系统级分析与验证。Mentor Graphics 公司的 ICX设计工具可以在时序与电气规则的驱动下进行TopDown式的布局及无网格布线，并提供多板分析功能，是典型的系统级SI工具。