Chinaunix首页 | 论坛 | 博客
  • 博客访问: 508868
  • 博文数量: 76
  • 博客积分: 2535
  • 博客等级: 少校
  • 技术积分: 3130
  • 用 户 组: 普通用户
  • 注册时间: 2010-10-22 11:26
个人简介

京都医院http://www.fjzzled.com/杭州京都医院

文章分类

全部博文(76)

文章存档

2011年(25)

2010年(51)

我的朋友

分类: 嵌入式

2010-11-01 17:02:57

搜了搜 关于 TACLS  TWRPH0 TWRPH1的设置 都是根据
WE  CLE/ALE来设置的
CLE Setup Time=12ns,CLE Hold Time=5ns

ALE Setup Time=12ns,ALE Setup Time=5ns,

nWE Pulse Width=12ns

为了满足K9F2G08U0A的时序要求,需要TACLS+TWRPH0+TWRPH1>=46ns,这里设TACLS=0,TWRPH0=3,TWRPH1=0,TACLS+TWRPH0+TWRPH1=50ns,满足要求。

我不明白 为什么要相加  如果不是相加设置的小一些 NANDflash 应该更快吧
ALE/CLE 相加 他们应该先列选通行选通 时序是叠加的 用不了34ns (12+12+5+5)
希望高手能给我点启示。。谢谢
 
 
 

1、NFCONF:设为0xf830——
使能NAND Flash控制器、初始化ECC、NAND Flash片选信号nFCE=1(inactive,真正使用时再让它等于0)

设置TACLS、TWRPH0、TWRPH1。
需要指出的是TACLS、TWRPH0和TWRPH1,请打开S3C2410数据手册218页,可以看到这三个参数控制的是NAND Flash信号线CLE/ALE与写控制信号nWE的时序关系。
我们设的值为TACLS=0,TWRPH0=3,TWRPH1=0,其含义为:TACLS=1个HCLK时钟,TWRPH0=4个HCLK时钟,TWRPH1=1个HCLK时钟。

请打开K9F1208U0M数据手册第13页,在表“AC Timing Characteristics for Command / Address / Data Input”中可以看到: CLE setup Time = 0 ns,CLE Hold Time = 10 ns, ALE setup Time = 0 ns,ALE Hold Time = 10 ns, WE Pulse Width = 25 ns 可以计算,即使在HCLK=100MHz的情况下,TACLS+TWRPH0+TWRPH1=6/100 uS=60 ns,也是可以满足NAND Flash K9F1208U0M的时序要求的。

阅读(3590) | 评论(0) | 转发(0) |
0

上一篇:4K启动原理

下一篇:lowlevel_init 的问题

给主人留下些什么吧!~~