Chinaunix首页 | 论坛 | 博客
  • 博客访问: 45712
  • 博文数量: 16
  • 博客积分: 446
  • 博客等级: 下士
  • 技术积分: 210
  • 用 户 组: 普通用户
  • 注册时间: 2011-02-24 12:17
文章分类
文章存档

2012年(16)

我的朋友
最近访客

分类: IT业界

2012-11-24 21:17:13

计算机的性能以10年约200倍的惊人速度提升。其支撑的中心台柱就是半导体技术的进步。本节来看看为什么半导体技术的进步会带来计算机的进步。

摩尔(Moore)定律——更多的晶体管,更高的并行度

Intel的创始人之一Gordon Moore在1965年的Electronics杂志上发表题目为Cramming more components onto integrated circuits的论文,预测集成度的提高,如图1.9所示的图表。

图1.9只显示了从1962年到1965年4个点的数据,但Moore大胆预测,此倾向将延续到1975年。集成电路就是利用光学微缩投影曝光技术在硅芯片上制作较小的部件零件,Moore认为部件的边长将以每年0.7倍的速度递减,而这种生产技术的进步最少将持续10年。

图1.9 摩尔定律:半导体集成电路的集成度的提升预测

图1.9的图表中,部件数每年都在加倍,之后Moore在1975年追加了新的数据,并更正为部件数每2年增加1倍。不过,根据最近的趋势,有人认为摩尔定律应该是部件数每1.5年翻一倍,但Moore自己并没有说过“1.5年增加1倍”

缩放定律

摩尔定律非常有名,不过很多人也许不知道,1974年IBM的Robert Dennard等人的论文中还发表了缩放定律(Dennard Scaling

现代CPU无一例外都是MOS晶体管制成的LSI。这里的MOS晶体管采用金属氧化物半导体(Metal-Oxide-Semiconductor)结构,通过施加在称为“门(Gate)”的金属部分的电压来控制流向半导体(Semiconductor)的电流。

Dennard等人考察了MOS晶体管的尺寸与运行速度、耗电量之间的关系,结果发现,如果将尺寸和电源电压减半,MOS晶体管的切换速度将提高两倍,耗电量则降至1/4。

除了这些优势外还发现,如果将尺寸减半,可以将半导体芯片的面积减至1/4,或者在同样的面积下制造4倍的晶体管,这真是好事连连啊(如图1.10所示)。

图1-10 缩放定律的效果

源源不断的开发投资带来的半导体微型化——微型化的步伐还将长期维持

如缩放定律所言,缩小MOS晶体管或线路的尺寸,能达到以下效果。

性能提高

单位晶体管的成本降低

耗电量下降

因此,半导体业界内众多优秀的研究者都参与了进来,并投入大笔研发费用,努力减小尺寸,推动微型化的发展,还建立了耗资巨大的精密加工工厂。随着微型化的水平提高,建设费用也在成比例增长,以致2009年开工的尖端半导体工厂的建设费用达到了4000亿日元(约合280亿元人民币)

这些历史内容将在第2章详细阐述。近50年间,摩尔定律依然成立,晶体管的数量仍在以1~2年翻一番的指数关系增加。这也得益于微型化的巨大利益驱使着各半导体公司维持着巨额的开发投资,用以维持微型化的步伐。至于未来几年,一般观点认为微型化至少会持续发展到2015年,但也有人认为由于研发费用及工厂建设费用的持续走高,微型化发展会受到经济上的制约。

提升性能的三大支柱——提高频率、并行处理和功能扩展

提高时钟频率以提高流水作业各步骤的处理速度,是处理器性能提高的支柱之一。

最早的微处理器Intel 4004每次只能处理4位,但现在的微处理器利用以摩尔定律的速度增加的晶体管每次处理32位或64位,性能得到了大幅度提升。此外,加法、乘法等计算电路也通过使用大量的晶体管实现了并行计算,也提高了性能。这种并行处理是提升处理器性能的第二大支柱。

近来处理器的虚拟化开始流行,但虚拟化的高效进行需要新的硬件机构。随着处理器用途的扩大,人们在试着让处理器支持新功能,这就是功能扩展。这些功能扩展不会提高简单的加法计算的性能,但能够给计算机整体性能带来提升,这是第三大支柱。

阅读(542) | 评论(0) | 转发(0) |
给主人留下些什么吧!~~