Chinaunix首页 | 论坛 | 博客
  • 博客访问: 3311215
  • 博文数量: 754
  • 博客积分: 10132
  • 博客等级: 上将
  • 技术积分: 7780
  • 用 户 组: 普通用户
  • 注册时间: 2008-01-14 23:36
文章分类

全部博文(754)

文章存档

2012年(3)

2011年(39)

2010年(66)

2009年(167)

2008年(479)

我的朋友

分类: LINUX

2009-04-29 15:38:57

  高阻态:
  数字电路常见术语,指的是电路的一种输出状态,既不是高电平也不是低电平,如果高阻态再输入下一级电路的话,对下级电路无任何影响,和没接一样,如果用万用表测的话有可能是高电平也有可能是低电平,随它后面接的东西定 。
  高阻态的实质电路分析时高阻态可做开路理解。
  你可以把它看作输出(输入)电阻非常大。
  他的极限可以认为悬空。
  也就是说理论上高阻态不是悬空,它是对地或对电源电阻极大的状态。
  而实际应用上与引脚的悬空几是一样的
阅读(681) | 评论(0) | 转发(0) |
0

上一篇:LVTTL标准

下一篇:RAS(Row Address Strobe)

给主人留下些什么吧!~~