IBIS模型进行信号完整性分析

当观察传输线两端的数字信号时，设计人员会吃惊于将信号驱动至某条 PCB 线迹时出现的结果。通过相对较长的距离，相比瞬时变化信号，电信号更像行波。描述电路板上电波行为的较好模拟是池中波 (wave in a pool)。纹波穿过池顺利传播，因为体积相同的两组水具有相同的“阻抗”。然而，池壁的阻抗差异明显，并以相反方向反射波。注入 PCB 线迹的电信号也出现相同的现象，其在阻抗错配时以类似方式反射。图 1 显示了错配端接阻抗的一个 PCB 装置。微控制器即 TI MSP430? 向 TI ADS8326 ADC 发送一个时钟信号，其将转换数据发送回 MSP430。图 2 显示了该装置中阻抗错配所形成的反射。这些反射在传输线迹上引起信号完整性问题。让一端或者两端的 PCB 线迹电阻抗相匹配可极大地减少反射。
    高速电路设计对PCB设计都提出了新的要求和挑战，高速电路中的信号完整性问题变得越来越突出，传统的设计方法已经不能适应，利用IBIS模型进行信号完整性分析正是为了迎接这种挑战而提出的新方法。
　　IBIS（Input/Output Buffer Information Specification）模型是一种基于V/I曲线的对I/O BUFFER快速准确建模的方法，是反映芯片驱动和接收电气特性的一种国际标准，它提供一种标准的文件格式来记录如驱动源输出阻抗、上升/下降时间及输入负载等参数，非常适合做振荡和串扰等高频效应的计算与仿真。
　　IBIS模型的主要优点有以下几种：
　　1．在I/O非线性方面能够提供准确的模型，同时考虑了封装的寄生参数与ESD结构；
　　2．提供比结构化的方法更快的仿真速度；
　　3．可用于系统板级或多板信号完整性分析仿真。可用IBIS模型分析的信号完整性问题包括：串扰、反射、振铃、上冲、下冲、不匹配阻抗、传输线分析、拓扑结构分析。IBIS尤其能够对高速振铃和串扰进行准确精细的仿真，它可用于检测最坏情况的上升时间条件下的信号行为及一些用物理测试无法解决的情况；
　　4．模型可以免费从半导体厂商处获取，用户无需对模型付额外开销；
　　5．兼容工业界广泛的仿真平台。
　　为及早发现缺陷，优化PCB设计，缩短项目周期，盛世时代使用IBIS模型对背板、单板进行高速SI仿真分析服务，解决常见高速信号质量问题，如：时序问题、反射reflection、过冲overshoot、振铃ringing、串扰crosstalk、电源地弹power/groudn bounce、EMC/EMI问题，并提供SI/PI问题分析诊断和对策处理解决方案，如：走线拓扑结构、芯片驱动能力分析、端接匹配电阻方案等、优化原理图设计。
　　>>> 实用工具
　　IBISCHK，是IBIS模型的语法分析器，用来检查IBIS模型的语法错误；
　　S2iplt，此工具可以以图形方式显示IBIS模型的V/I曲线，它是属于UNIX版本的；
　　S2IBIS，此工具可以将现有的HSPICE、PSPICE或SPICE3模型转换为IBIS模型；
    根本上而言，我们假设传送至传输导线中的驱动器信号瞬间到达接收机。