Fedora-ARM
全部博文（241）
分类：
2011-11-18 14:45:21
原文地址：AM335x Cortex-A8 ARM微处理器简介 作者：kingyeeky
l 500MHz，600MHz或者720MHz ARM Cortex™-A8 32位 RISC微处理器
n NEON™ SIMD协处理器
n 带Single-Error检测（奇偶校验）的32KB/32KB的L1指令/数据Cache
n 带ECC校验的256KB L2 Cache
l 支持mDDR(LPDDR)/DDR2/DDR3
l 支持通用存储器（NAND、NOR、SRAM等），支持16位ECC
l SGX530图形引擎
l 可编程实时单元子系统（PRU）
l 实时时钟（RTC）
l 最多两路USB 2.0 高速OTG端口，集成PHY
l 支持最多两个端口的10/100/1000M以太网交换机
l 两路CAN控制器
l 6路UART，两路McASP，两路McSPI，两路I2C
l 12位逐次逼近寄存器（SAR）ADC
l 最多3个32位增强型捕获模块（eCAP）
l 最多3个增强型高精度PWM模块（eHRPWM）
l 密码硬件加速器（AES、SHA、PKA、RNG）
l 500MHz，600MHz或者720MHz ARM Cortex™-A8 32位 RISC微处理器
l NEON™ SIMD协处理器
l 带Single-Error检测（奇偶校验）的32KB/32KB的L1指令/数据Cache
l 带ECC校验的256KB L2 Cache
l 176KB片上Boot ROM
l 64KB专用RAM
l 仿真/调试接口
n JTAG
n 嵌入式跟踪模块（ETM）
n 嵌入式跟踪缓冲器（ETB）
l 中断控制器（最多可接受128个中断请求）
l 片上内存（Shared L3 RAM）
n 64KB通用片上内存控制器RAM
n 所有master都可访问
n 支持快速唤醒保持
l mDDR(LPDDR)/DDR2/DDR3控制器
n mDDR：200MHz时钟（400MHz数据率）
n DDR2：266MHz时钟（532MHz数据率）
n DDR3：303MHz时钟（606MHz数据率）
n 16位数据总线
n 1GB可寻址空间
n 支持1x16bit、2x8bit或者4x4bit存储器配置
l 通用存储器控制器（GPMC）
n 最多7路片选的8/16位异步存储器接口（NAND、NOR、muxed-NOR、SRAM等）
n 使用BCH码可支持4-bit、8-bit和16-bit ECC
n 使用Hamming码可支持1-bit ECC
l 错误定位模块（ELM）
n 使使用BCH算法与GPMC一起用于定位从Syndrome Polynomials产生的数据错误地址
n 基于BCH算法，支持4-bit、8-bit和16-bit/512-byte块错误定位
l 两个可编程实时单元
n 高达200MHz的32位 Load/Store RISC处理器
n 8K带Single-Error检测（奇偶校验）的指令RAM
n 8K带Single-Error检测（奇偶校验）的数据RAM
n 单周期32位乘法器带64位累加器
n 增强型GPIO模块提供Shift In/Out支持和并行所存外部信号
l 12KB带Single-Error检测（奇偶校验）的共享RAM
l 3个可被每个PRU访问的120字节寄存器BANK
l 用于处理系统输入事件的中断控制器模块
l 本地互联总线用于连接内部和外部主机到PRUSS的内部资源
l PRUSS的内部外设
n 1路UART，具有流控制，最高12Mbps
n 两路MII以太网端口，支持工业以太网，例如EtherCAT™
n 1路MDIO端口
n 一路增强型捕获模块（eCAP）
l 控制Stand-by和深度睡眠模式的进入和退出
l 负责睡眠时序，电源管理断电时序、唤醒时序和上电时序
l 时钟
n 内置15~35MHz高精度振荡器，用于为各种系统和外设产生参考时钟
n 为子系统和外设提供独立的时钟使能/禁能控制，使降低功耗
n 5个ADPLL用于产生系统时钟（MPU子系统，DDR接口、USB和外设（MMC/SD、UART、SPI、I2C等），L3，L4，以太网，GFX（SGX530），LCD点时钟）
l 电源
n 两个不可变换的功率域（实时时钟（RTC），唤醒逻辑（WAKE-UP））
n 3个可变换的功率域（MPU子系统（MPU），SGX530（GFX），外设和基础构件（PER））
n 核心电压调节基于核心温度，过程变化和性能（自适应电压调节功能（AVS））
n 动态电压频率调整（DVFS）
l 实时时钟（RTC）
n 实时日期（天/月/年/星期）和时间（小时/分钟/秒）
n 内部32768KHz振荡器，RTC逻辑和1.1V内部LDO
n 独立的上电复位输入（RTC_PWRONRSTn）
n 专门输入引脚（EXT_WAKEUP）用于外部唤醒
n 可编程报警，可用于产生到PRCM的唤醒中断或者到Cortex-A8事件通知中断
n 可编程报警，配合外部输出（PMIC_POWER_EN），可使电源管理芯片恢复非RTC功率域
l 最多两路USB 2.0高速OTG端口，集成PHY
l 最多两路工业千兆以太网MAC（10、100、1000Mbps）
n 集成交换机
n 每个MAC支持MII/RMII/RGMII和MDIO接口
n 以太网MAC和交换机可独立于其它功能
n IEEE 1588精密时间协议（PTP）
l 最多两路CAN端口
n 支持CAN V2.0 A/B
l 最多两路多通道音频串行端口（McASP）
n 发送/接收时钟可达50MHz
n 每个McASDP具有独立的TX/RX时钟，最多4个串行数据引脚
n 支持分时复用（TDM），I2S以及类似格式
n 支持数字音频接口传输（SPDIF，IEC60958-1和AES-3格式）
n 256字节的收发FIFO缓冲区
l 最多6路UART
n 所有UART都支持IrDA、CIR和RTS、CTS流控
n UART1支持全Modem控制
l 最多两路主/从McSPI串口
n 最多两个片选
n 最高48MHZ
l 最多3个MMC/SD/SDIO端口
n 1-bit，4-bit和8-bitMMC/SD/SDMI模式
n MMCSD0具有专门的1.8V或者3.3V电源导轨
n 最高48MHz数据传输速率
n 支持插卡检测和写保护
n 符合MMC4.3和SD/SDIO 2.0规范
l 最多3路I2C主/从接口
n 标准模式（最高100KHz）
n 快速模式（最高400KHz）
l 最多4个GPIO BANK
n 每个BANK含32个GPIO（与其它功能复用）
n 所有GPIO都可用作中断输入（每个BANK最多两个中断输入）
l 最多3个外部DMA事件输入，也可用于内部中断输入
l 7个32位通用定时器
n DMTIMER1是毫秒定时器，用于操作系统时钟Tick
n DMTIMER4~DMTIMER7引出
l 一个看门狗定时器
l SGX530 3D图形引擎
n Tile-Based架构，处理能力高达20MPloy/秒
n 通用可扩展渲染引擎是一个多线程引擎，同时具备像素和顶点渲染器功能
n 先进的渲染功能指令集超过微软VS3.0，PS3.0和OGL2.0
n 工业标准API，支持Direct3D Mobile、OGL-ES 1.1和2.0，OpenVG 1.0和OpenMax
n 精细粒度任务切换、负载平衡和电源管理
n 先进的几何DMA带来最小的CPU互动操作
n 可编程高质量图像，防走样
n 完全虚拟化的存储器寻址，使OS操作于同一的内存架构中
l LCD控制器
n 最多24位数据输出，8位像素（RGB）
n 最高WXGA（1366x768）分辨率
n 集成LCD接口显示驱动器（LIDD）
n 集成光栅控制器
n 集成DMA引擎，可在不通过处理器用中断或者定时的方式从外部帧缓冲获取数据
n 512-Word深度的内部FIFO
n 支持的显示气类型
u 字符显示器，使用LCD接口显示驱动（LIDD）控制器编程驱动这些显示器
u 无源矩阵液晶显示器，使用LCD光栅显示控制器为连续的图像刷新提供时序和数据
u 有源矩阵液晶显示器，使用外部帧缓冲空间和内部DMA引擎驱动流数据到显示面板。最高分辨率是WXGA（1366x768）@60Hz
l 12位逐次逼近寄存器（SAR）ADC
n 每秒钟100K采样
n 通过8:1模拟开关，可从8路模拟输入中任意选择输入
n 可被配置操作4线、5线和8线电阻式触摸屏控制器接口
l 最多3个32位增强型捕获模块（eCAP）
n 可被配置为3路捕获输入或者3路辅助PWM输出
l 最多3个增强型高精度PWM模块（eHRPWM）
n 专用的16位定时计数器，具备时间和频率控制功能
n 可配置为6个单端，6个双沿边对称或者3个双边沿不对称输出
l 最多3个32位正交脉冲编码器（eQPE）模块
l 包含电子熔丝Farm（FuseFarm），其中一些位出厂已被编程
l 产品ID
l 设备零件编号（独特的JTAG ID）
l 设备版本（ARM主机可读）
l ARM JTAG/cJTAG调试器（Cortex-A8和PRCM），PRU调试
l 嵌入式跟踪模块（ETM）和嵌入式跟踪缓冲器（ETB）
l 支持设备边界扫描
l 支持 IEEE1500
l 片上增强型DMA控制器（EDMA）,有3个第三方传输控制器（TPTC）和1个第三方通道控制器（TPCC），支持最多64个可编程逻辑通道和8个QDMA通道。EDMA用于：
n 与片上存储器之间的传输
n 与片外存储设备（EMIF、GPMC、从设备）之间的传输
l 处理器间通信
l 集成基于硬件的MailBox，用于给IPC和Spinlock处理与Cortex-A8、PRCM和PRU之间的同步
n MailBox寄存器产生中断
u 4个启动器（Cortex-A8，PRCM，PRU0和PRU1）
n Spinlock具有128个软件对齐的LOCK寄存器
l 密码硬件加速器（AES、SHA、PKA、RNG）
l 启动模式由在复位输入引脚PWRONRSTn的上升沿锁存的这些Boot引脚的配置选择
l 298-Pin S-PBGA-N298封装（ZCE后缀），0.65mm球间距
l 324-Pin S-PBGA-N324封装（ZCZ后缀），0.80mm球间距
l 游戏外设
l 家庭和工业制动化
l 消费类医疗器械
l 打印机
l 智能收费系统
l 智能售货机
l 称重系统
l 教育终端
l 高级玩具
1.3 描述AM335x微处理器基于ARM Cortex-A8，增强了图像、图形处理、外设和工业接口如etherCAT和Profibus。该芯片支持下列高层操作系统，均可从TI免费获得：
l Linux®
l Windows® CE
l Android™
AM335x微处理器包含些列子系统：
l 微处理器单元（MPU）子系统，基于ARM Cortex-A8微处理器
l PowerVR SGX图形加速子系统，用于3D图形加速，使支持显示和游戏效果
l 可编程实时单元子系统（PRUSS），使用户可以创建各种超越本地外设的数字资源，且PRUSS独立于ARM核，这就允许设备有独立的操作和时钟，在复杂系统解决方案中有更大的灵活性。
说明：在该芯片的PRUSS是下一代PRUSS（PRUSSv2）。
1.4 功能框图AM335x微处理器功能框图如图 1.1所示。
1.1 AM335x功能框图
