LDD结构是用来降低MOS管源端和漏端在沟道的电场分布，以克服热载流子效应(Hot carriereffect)所造成的I-V特性因长时间作用而漂移的问题。[2]但是LDD结构在导电沟道两段的深度只有20nm，这等于在源极和漏极 的两端形成了两个尖端，尖端放电现象便容易发生在LDD结构上，从而造成这种结构的抗静电能力较低。当这种LDD元件应用于输出级电路时，NMOS元件很 容易被ESD所破坏。即使元件具有很大的宽长比，其抗静电能力常低于1 000V。此外，金属硅化物工艺在深亚微米集成电路工艺中已被广泛采用，其目的是为了降低MOS元件在其源极和漏极的串联电阻。在不采用金属硅化物工艺的 条件下，N+扩散区的阻值约为30～40Ω／□，但在金属硅化物工艺条件下其阻值降低到1～3Ω ／□，由于扩散层的方块电阻大幅降低，使得MOS元件的速度可以大幅度提高。但当金属硅化物扩区的MOS元件被用来做输出级的元件时，由于 其源漏电阻都很小，ESD电流便很容易经由PAD传导到MOS元件的LDD结构，极容易因LDD尖端放电而把MOS元件破坏掉，故在深亚微米集成电路中， MOS元件的ESD能力大幅度下滑，制造大尺寸的输出级元件也无法有效地提升其抗静电能力。
