ak5702/5701时钟选择设置

1.时钟源选择
ak5702/5701 的主时钟源mask clock 有两种方式产生。通过寄存器中的PMPLL 位来
决定，当为0 时表示使用EXT-mode，当为1 时表示使用PLL 模式。
一种称为EXT-mode，它是直接通过MCKI 引脚使用。
另一种是使用PLL 锁相环产生，使用PLL 的话还要涉及到一个参考时钟源的问题，就
是PLL 需要有一个时钟源作为参考时钟，然后通过锁相电路才能产生期望频率的时钟，这
个参考时钟可以从MCKI ，BCLK， LRCK 这3 个地方引入。就是说有3 个参考时钟供选
择。PLL 配置有些繁琐，但不是很繁琐。
同时，除了要确定时钟源的模式外，还需要确定codec 工作在master 模式还是slave
模式，这两种模式的区别就是：master 负责向slave 产生BCLK 和LRCK 时钟。在codec
和cpu 之间，谁负责产生这两种时钟谁就是master，接收的那方就是slave。通过M/S 位
决定，为0 表示slave，为1 表示master。
这样的话，通过时钟源的不同和master/slave 的不同来排列组合，在ak5701/5702 中
共有5 中工作模式。具体参考下面的说明。
1.1 EXT-Mode
1.1.1 EXT-Slave
PMPLL=0
M/S=0
这种模式时，codec 内部的master clock 就直接用MCKI 引脚上的时钟。同时内部的
PLL 电路不再起作用。
对时钟的要求是：
MCKI 为256fs 或512fs 或1024fs
EXLRCK 为1fs；
EXBCLK 为（>=32fs)
codec 的master clock 要和EXLRCK 同步。
MCKI 的输入频率有FS1-0 决定。
当codec 上的ADC(PMADL=1 或PMADR=1)在工作时，外部时钟MCKI，EXLRCK，
EXBCLK 需要一直有。如果外部时钟不再了，需要把ADC 都关上。PMADL=PMADR=0.
连接图：
由DSP 提供BCLK 和LRCK，ak5701 是slave。
1.1.2 EXT-Master
PMPLL bit = “0”
M/S bit = “1”
TE3-0 bits =”0101”
TMSTER bit=”1”
这种模式时，codec 内部的master clock 就直接用MCKI 引脚上的时钟。同时内部的
PLL 电路不再起作用。
对时钟的要求是：
MCKI 为256fs 或512fs 或1024fs
EXLRCK 为1fs；
EXBCLK 为（>=32fs)
codec 的master clock 要和EXLRCK 同步。
MCKI 的输入频率有FS1-0 决定
连接图：
当codec 上的ADC(PMADL=1 或PMADR=1)在工作时，外部时钟MCKI，EXLRCK，
EXBCLK 需要一直有。如果外部时钟不再了，需要把ADC 都关上。PMADL=PMADR=0.
1.2 PLL-Mode
当PMPLL bit = “1”时，将会使用锁相环来产生codec 的master clock，锁相环通过PLL3-0
和FS3-0 来配置。具体的配置如下图。可见，共有3 中PLL reference 可供选择，分别是
EXLRCK，EXBCLK 和MCKI。通过PLL3-0 来配置选择，每种配置对应着不同的输入频率。
采样频率的设置通过下图来设置。配置不同的FS3-0 使用不同的采样频率。
下图是参考频率来自MCKI 时的采样频率设置。
下图是参考频率来自EXLRCK 或EXBCLK 时的采样频率设置。
1.2.1 PLL-Master
PMPLL bit =”1”
M/S bit = “1”
当外部时钟(11.2896MHz , 12MHz, 12.288MHz ,13MHz ,13.5MHz, 19.2MHz , 24MHz,
26MHz 或27MHz ) 输入到MCKI 时，MCKO ，BCLK, 和LRCK 引脚将会输出由PLL 电
路产生时钟信号。注意，在PLL-Master 模式下，PLL 的参考时钟只有从MCKI 输入一种方
式，不支持从BCLK 和LRCK 输入。
对应的连接图为：
master 模式负责产生BCLK 和LRCK 时钟。
对应MCKO 和BCLK 输出的时钟设置为：
1.2.2 PLL-Slave
PMPLL bit = “1”
M/S bit = “0”
此种模式下，PLL 的参考时钟可以来自MCKI 和EXBCLK 或EXLRCK。具体的参考时
钟来源需要使用下图来确定：
1.2.2.1 PLL参考源为MCKI
EXBCLK 和EXLRCK 的输入时钟需要与MCKO 的输出时钟同步。对相位没有要求。
MCKO 的输出频率由下配置。MCKO 位需要使能。
采样频率由下确定：
当codec 上的ADC(PMADL=1 或PMADR=1)在工作时，外部时钟MCKI，EXLRCK，
EXBCLK 需要一直有。如果外部时钟不在了，需要把ADC 都关上。PMADL=PMADR=0.
1.2.2.2 PLL参考源为EXBCLK或EXLRCK
采样频率由下面决定：
参考文档ak5701_f02e.pdf
[e-mail]